CN100472492C - 集成刷新的存储器缓冲装置 - Google Patents

集成刷新的存储器缓冲装置 Download PDF

Info

Publication number
CN100472492C
CN100472492C CNB2004800271402A CN200480027140A CN100472492C CN 100472492 C CN100472492 C CN 100472492C CN B2004800271402 A CNB2004800271402 A CN B2004800271402A CN 200480027140 A CN200480027140 A CN 200480027140A CN 100472492 C CN100472492 C CN 100472492C
Authority
CN
China
Prior art keywords
storage array
memory
refresh operation
flush logic
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004800271402A
Other languages
English (en)
Other versions
CN1853175A (zh
Inventor
R·M·艾利斯
K·S·贝恩斯
C·B·弗里曼
J·B·哈尔波特
N·S·坎得卡尔
M·W·威廉姆斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1853175A publication Critical patent/CN1853175A/zh
Application granted granted Critical
Publication of CN100472492C publication Critical patent/CN100472492C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G06F13/1636—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement using refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4061—Calibration or ate or cycle tuning

Abstract

本发明用于在将存储器装置耦合到涉及该存储器装置的存储器控制器的总线上没有活动的时间内独立于存储器控制器对存储器装置内的存储器单元的行实施刷新操作的装置和方法。

Description

集成刷新的存储器缓冲装置
技术领域
本发明涉及数据存储，尤其涉及一种能快速地存储和检索数据的存储器装置。
背景技术
由于越发需要能更快速地存储和检索数据，包括动态随机存取存储器(DRAM)的存储器装置已继续变得更快。提升存储器装置的速度已成为提升用于与这些存储器装置通信地址、命令和数据的存储器接口和存储器总线的速度的附带需要。正越发关注随着信号速度的持续提高，总线传输存储器控制器的存储器接口提供给多个存储器装置(诸如双列直插式存储器装置(DIMM))的多数总线信号的当前实施是否将继续可能。
提高速度和对节能的更高期望两者也提升了对如何使用存储器接口和存储器总线的效率的关注，并引发了找到一些方法来降低与存储器装置的数据通信中所需的通信地址和/或命令的开销的问题。在更快速地传递数据的需要继续增加的同时，用于传递地址或命令的存储器接口和/或存储器总线的所有使用都开始被视作使用该时间量和电能用于传递数据的损失的机会。
发明内容
根据本发明第一方面，提供了一种存储器系统，包括：存储器控制器；第一存储器总线，它耦合到所述存储器控制器；第一存储器装置，它具有由被组织为行的多个存储器单元构成的第一存储阵列以及第一存储器装置内与第一存储器阵列耦合的第一接口缓冲器，其中所述第一接口缓冲器提供第一接口，其中第一存储器装置通过该第一接口耦合到形成存储器控制器和第一接口之间的点对点连接的第一存储器总线，第二接口，以及第一刷新逻辑，其中该第一刷新逻辑用于在涉及第一存储阵列的第一存储器总线上不存在由存储器控制器实施的事务处理的时间周期内对第一存储阵列内的行实施刷新操作；第二存储器总线，它耦合到第二接口；以及第二存储器装置，它具有由被组织为行的多个存储器单元构成的第二存储阵列和所述第二存储器装置内耦合到第二存储阵列的第二接口缓冲器，其中所述第二接口缓冲器提供第三接口，其中第二存储器装置通过该第三接口耦合到形成第三接口和第二接口之间的点对点连接的第二存储器总线，以及第二刷新逻辑，其中该第二刷新逻辑用于在涉及第二存储阵列的第二存储器总线上不存在由存储器控制器实施的事务处理的时间周期内对第二存储阵列内的行实施刷新操作，其中，与对所述第一存储阵列内的行实施刷新操作的第一刷新逻辑并行地对所述第二存储阵列内的行实施刷新操作、而不延迟涉及第二存储阵列的访问命令的实施。
根据本发明第二方面，提供了一种计算机系统，包括：处理器；盘存储装置，它耦合到所述处理器；存储器控制器，它耦合到所述处理器；第一存储器总线，它耦合到所述存储器控制器；第一存储器装置，它具有由被组织为行的多个存储器单元构成的第一存储阵列和在所述第一存储器装置内与第一存储阵列耦合的第一接口缓冲器，其中所述第一接口缓冲器提供第一接口，其中第一存储器装置通过该第一接口耦合到形成存储器控制器和第一接口之间的点对点连接的第一存储器总线，第二接口，以及第一刷新逻辑，其中该第一刷新逻辑用于在涉及第一存储阵列的第一存储器总线上不存在由存储器控制器实施的事务处理的时间周期内对第一存储阵列内的行实施刷新操作；第二存储器总线，它耦合到第二接口；以及第二存储器装置，它具有由被组织为行的多个存储器单元构成的第二存储阵列和在所述第二存储器装置内与第二存储阵列耦合的第二接口缓冲器，其中所述第二接口缓冲器提供第三接口，其中第二存储器装置通过该第三接口耦合到形成第三接口和第二接口之间的点对点连接的第二存储器总线，以及第二刷新逻辑，其中该第二刷新逻辑用于在涉及第二存储阵列的第二存储器总线上不存在由存储器控制器实施的事务处理的时间周期内对第二存储阵列内的行实施刷新操作，其中，与对所述第一存储阵列内的行实施刷新操作的第一刷新逻辑并行地对所述第二存储阵列内的行实施刷新操作、而不延迟涉及第二存储阵列的访问命令的实施。
根据本发明第三方面，提供了一种方法，包括：确定经由存储器总线与存储器控制器耦合的存储器装置是否拥有独立于包含存储器控制器的第二刷新逻辑的第一刷新逻辑；如果存储器控制器支持检查排队的存储器访问命令且所述存储器装置拥有所述第一刷新逻辑，编程存储器控制器以检查排队的存储器访问命令并向第一刷新逻辑发送信号以识别一停滞时间，在该停滞时间内存储器控制器将不发送涉及存储器装置内的存储阵列的命令，为第一刷新逻辑提供了机会来对存储阵列内的行实施刷新操作而不延迟涉及存储阵列的访问命令的实施；以及如果存储器控制器支持检查排队的存储器访问命令且存储器装置拥有第一刷新逻辑，编程所述存储器控制器以将所述存储器总线掉电，为第一刷新逻辑提供了机会来对存储阵列内的行实施刷新操作而不延迟涉及存储阵列的访问命令的实施，其中，与对所述第一存储阵列内的行实施刷新操作的第一刷新逻辑并行地对所述第二存储阵列内的行实施刷新操作、而不延迟涉及第二存储阵列的访问命令的实施。
根据本发明第四方面，提供了一种方法，包括：检查是否存在要实施的访问操作；如果对要实施的访问操作的检查显现存在要实施的访问操作，则实施访问操作；如果对要实施的访问操作的检查显现不存在要实施的访问操作且需要刷新操作，则在存储器装置的接口缓冲器内的刷新逻辑的控制下实施刷新操作；以及如果在存储器装置内的接口缓冲器内的刷新逻辑的控制下出现刷新操作期间存储器控制器向存储器装置发送访问命令，向经由存储器总线与存储器装置耦合的存储器控制器用信号通知所述存储器装置不能实施访问操作，其中，与对所述第一存储阵列内的行实施刷新操作的第一刷新逻辑并行地对所述第二存储阵列内的行实施刷新操作、而不延迟涉及第二存储阵列的访问命令的实施。
附图说明
以下的详细描述将使本发明的目的、特点和优点为本领域熟练技术人员显而易见，其中：
图1是采用存储器系统的实施例的框图。
图2是采用存储器系统的实施例的另一框图。
图3是采用存储器系统的实施例的又一框图。
图4是采用计算机系统的实施例的框图。
图5是一实施例的流程图。
图6是一实施例的另一流程图。
具体实施方式
在以下描述中，为了说明，阐述了许多细节以提供本发明的透彻理解。但本领域熟练技术人员显而易见的是这些特定细节对于实施本发明的是不需要的。
本发明的实施例关注对存储器模块内存储器单元的刷新的支持，代替或协同存储器控制器内经由电路的存储器单元的刷新。尽管以下的讨论以DRAM装置为中心，其中存储器单元被组织成行和列的多个二维阵列，但本领域的熟练技术人员将理解：以下所声明的本发明可支持任何类型的存储器装置而得以实现，这些存储器装置的存储器单元按许多方法中的任一种组织，包括交错大区(bank)、超过二维的阵列(即，超过两个部分的地址)、内容可寻址等。此外，虽然至少一部分以下讨论以计算机系统内的存储器装置为中心，但本领域的熟练技术人员将理解：以下声明的本发明可联系其它具有存储器装置的电子装置而实施。
图1是使用存储器系统的一个实施例的简化框图。存储器系统100至少部分由通过存储器总线180a—c按一连串点对点连接耦合在一起的存储器控制器170以及存储器装置190a—c构成。存储器系统设计领域的熟练技术人员将易于认识到：图1仅描述了相对简单的存储器系统的一种形式，且可选实施例也是可能的，其中可减少、增加或另外改变组件的准确排列和配置而不背离以下所声明的本发明的精神和范围。例如，虽然存储器系统100被描述为具有通过单链点对点连接耦合到存储器控制器170提供的仅一个存储器接口的三个存储器装置190a—c，但本领域的熟练技术人员易于理解：存储器系统100的其它可能实施例可由耦合不同数量存储器装置的点对点连接的多个并行链构成。
存储器控制器170控制由存储器装置190a—c实施的功能，作为向分开地耦合到存储器控制器170的外部装置(未示出)提供对存储器装置190a—c的访问的一部分。特别是，耦合到存储器控制器170的外部装置发出命令到存储器控制器170，用于将数据存储于一个或多个存储器装置190a—c内并且用于从一个或多个存储器装置190a—c检索存储的数据。存储器控制器170接收这些命令并按具有与存储器总线180a兼容的定时和协议的格式将它们中继给存储器装置190a—c。实际上，存储器控制器170应答来自外部装置的读取和写入命令而调整对存储器装置190a—c内的存储器单元的访问。在支持各种实施例中的这些功能的情况下，存储器控制器170也可调整各种维护操作，这些维护操作是存储器装置190a—c内的存储器单元上必须执行的以确保存储器装置190a—c内存储的数据被保存。这些维护操作可包括常规刷新操作的启动，特别是如果存储器装置190a—c至少部分地基于DRAM存储技术。
存储器总线180a—c中的每一个都提供点对点连接，即一总线其中构成该总线的信号的至少多数仅连接于两个装置之间。将多数信号的连接限制于仅两个装置有助于维护多数信号的整体性和期望电学特性，从而更容易地支持高速信号的可靠传递。存储器控制器170经由存储器总线180a耦合到存储器装置190a，形成存储器控制器170和存储器装置190a之间的点对点连接。依次地，存储器总线190a同样经由存储器总线180b进一步耦合到存储器装置190b，且存储器装置190b经由存储器总线180c进一步耦合到存储器装置190c。地址、命令和数据通过存储器总线180a在存储器控制器170和存储器装置190a之间直接传递，而地址、命令和数据必须通过中介存储器装置和存储器总线在存储器控制器170和存储器装置190b、190c之间传递。
存储器总线180a—c可由多个分开的地址、控制和/或数据信号线构成，以便在分开的导体上或在共享的导体上按多路复用方式在时间上顺序地出现的不同阶段上传送地址、命令和/或数据。或者，或可能联系这种分开的信号线，地址、命令和/或数据可以被编码用于按各种方法传递和/或可以以分组传递。如本领域熟练技术人员容易认识到的，可以在两个装置之间的点对点总线上在通信中使用许多形式的定时、信令和协议。此外，构成存储器总线180a—c的各种可能实施例的各种信号线的准确数量和特性可被配置成可与许多可能存储器接口中的任一种共同操作，包括当今广泛使用的接口或当前开发中的新接口。在各种信号线上的活动有意要与时钟信号协调一致(如在同步存储器总线的情况下)的实施例中，可能在控制信号线之中的一个或多个信号线用于在存储器总线180a—c中的每一个上发送一时钟信号。
存储器装置190a—c中的每一个都分别由接口缓冲器192a—c和存储阵列199a—c中的每一个构成，其中接口缓冲器192a—c和存储阵列199a—c中的相应一些在每个存储器装置190a—c内被耦合在一起。存储阵列199a—c各自由其中引起数据的实际存储的存储器单元阵列构成。在一些实施例中，存储阵列199a—c各自可由单个集成电路构成，(甚至可能是还结合了接口缓冲器192a—c中的相应一些的单个集成电路)，同时在其它实施例中，存储阵列199a—c可各自由多个集成电路构成。在各种可能实施例中，接口缓冲器192a—c由一个或多个集成电路构成，它们分别与构成存储阵列199a—c的一个或多个集成电路分开。此外，在各种可能实施例中，每个存储装置190a—c都可按SIMM(单列直插式存储器模块)、SIPP(单列直插式针脚组件)、DIMM(双列直插式存储器模块)或者各种其它形式中的任一种，如本领域熟练技术人员将认识到的。
接口缓冲器192a—c提供存储阵列199a—c的相应一些和一个或多个存储器总线180a—c之间的接口以引导每个存储阵列199a—c和存储器控制器170之间的地址、命令和数据的传递。在存储器装置190a的情况下，接口缓冲器192a将旨在存储器控制器170和存储器装置190a之间的地址、命令和/或数据的传递引导到存储阵列199a，同时允许旨在存储器控制器170和其它存储器装置(诸如存储器装置190b和190c)之间的地址、命令和/或数据的传递通过接口192a。在存储器装置190a—c的一些实施例中，特别是在存储阵列199a—c由多个集成电路构成的情况下，接口缓冲器192a—c可有意向存储阵列199a—c提供接口，存储阵列199a—c有意与广泛使用的类型的存储器装置兼容，它们是DRAM(动态随机存取存储器)装置，诸如FPM(快速页面模式)存储器装置，EDO(扩展数据输出)，双端口VRAM(视频随机存取存储器)，窗口RAM，SDR(单数据率)，DDR(双数据率)，RAMBUSTM DRAM等等。
图2是采用一存储器系统的实施例的另一框图。存储器系统200至少部分由在点对点连接中通过存储器总线280a耦合在一起的存储器控制器270和存储器装置290构成。尽管图2描绘了仅一个存储器装置(即存储器装置290)到存储器控制器270的连接，但这仅仅是为简化讨论所描述的存储器系统配置的一个示例，且如图2中所暗示的，存储器装置290的接口缓冲器292可提供经由存储器总线280b与另一装置形成点对点连接的能力。
存储器控制器270控制存储器装置290实施的功能，作为向诸如与存储器控制器270耦合的控制装置220的另一装置提供对存储器装置290的访问的一部分。特别是，控制装置220向存储器控制器270发出命令，以便在存储器装置290内存储数据和从其中检索数据。依次地，存储器控制器270调整对存储器装置290内的存储器单元进行的访问以响应来自控制装置220的读取和写入命令存储和检索数据。在一些实施例中，存储器控制器270可结合具有命令缓冲器279的排序电路277，用于存储并使能数据存储从控制装置220接收的数据存储和检索命令的重新排序以形成读取和写入命令顺序，其被排序为对存储器总线280a和/或存储器装置290的给定的各种可能特性更有效。
存储器装置290提供许多存储器单元来存储控制装置220提供和/或需要的数据，其中这些存储器单元被组织成存储阵列299内的一个阵列。存储器装置290内的接口缓冲器292在存储器总线280a上接收读取和写入命令，并访问存储阵列299内的合适存储器单元以按命令存储或检索数据。在支持存储和检索数据的情况下，必须对存储阵列299内的存储器单元进行各种维护操作以确保这些存储器单元内存储的数据被保存，且这种维护操作可包括规则刷新操作，特别是如果存储阵列299至少部分地基于DRAM存储技术。为了实施这种刷新操作，接口缓冲器292结合一逻辑以便以足够频繁的防止存储数据丢失的时间间隔来启动刷新操作。启动刷新操作的这种逻辑可包括刷新定时器294，用以提供产生刷新操作的时间间隔的定时基；和/或刷新跟踪逻辑295，用以确定一些实施例中要刷新的存储阵列299内的存储器单元的下一行的行地址，在这些实施例中存储阵列299内的至少一部分存储器单元被组织成行和列的二维阵列。
在一些实施例中，用于启动刷新操作的接口缓冲器292内的逻辑被设计和/或编程为按机会主义方式实施刷新操作，其中对存储阵列299的读取和/或写入访问之间的“停滞时间”被用于实施刷新操作。对于尝试避免延迟读取或写入操作的实施来说，该机会主义方法可被认为是理想的。在一些变型中，接口缓冲器292内的逻辑可依赖于最小不活动时间周期的出现和/或系统总线280a上出现的其它行为模式作为何时出现或将出现停滞时间的指示器。接口缓冲器292内的这种逻辑可被设计和/或编程为将存储器控制器270可使存储器总线280a掉电的时间作为实施刷新操作的机会。
在其它实施例中，存储器控制器270内的逻辑可被设计和/或编程为向接口缓冲器292提供即将到来的停滞时间的指示和/或停滞时间开始的指示。对于允许存储器控制器270启动的地址、命令和/或数据的传递的较佳调整以及接口缓冲器292实施的刷新操作，这可被认为是理想的。在存储器控制器270使用排序电路277和/或命令缓冲器279以更有效地组织要实施的命令的变型中，存储器控制器270能向接口缓冲器292提供即将到来的或当前出现的停滞时间的时间长度的指示。
不管用于识别、选择或指示启动刷新操作的机会的机制，接口缓冲器292可被设计和/或编程为需要延迟或阻止读取和/或写入操作以适应刷新操作的出现。这可出现于已开始刷新操作的情况或者在已经过了必须实施一个或多个刷新操作的足够时间而未启动刷新操作的情况下，且接口缓冲器292可被设计和/或编程为向存储器控制器270指示不能在给定的时刻实施给定的读取和/或写入操作。该指示可被提供存储器总线280a上的状态信号，它向存储器控制器270提供刷新操作在进行中的特殊指示，可能积极地防止存储器控制器270在此时发送设计存储阵列299的读取和/或写入操作命令。或者，该指示可响应于存储器控制器270进行的涉及存储阵列299的读取或写入命令的尝试传输而采用接口缓冲器292提供的“忙碌”指示的形式。这种忙碌指示可以按到存储器控制器270的总线再试信号的形式，指示将必须再次尝试存储器总线280a上的读取或写入命令的传输，作为停滞接受读取或写入命令以提供要实施或完成刷新操作的附加时间的一种方法。
不管用于支持刷新操作并延迟或阻止涉及存储阵列299的读取和/或写入命令的实施的机制，在一些实施例中，存储器控制器270可被设计和/或编程为通过存储器总线280b实施涉及可能在另一存储器装置内的其它存储阵列的读取和/或写入操作。或者，在其它实施例中，存储器控制器270可通过将存储器总线280a掉电直到它可能实施给定读取和/或写入操作的稍后的一些时间来响应给定读取和/或写入操作的延迟或阻止。
图3是采用存储器系统的一实施例的另一框图。按与图2的存储器系统200不同的方式，存储器系统300至少部分由在点对点连接中经由存储器总线380a耦合在一起的存储器控制器370和存储器装置390构成。虽然图3示出了仅一个存储器装置(即存储器装置390)到存储器控制器370的连接，但这仅仅是为简化讨论所描述的存储器系统的一个配置示例，且如图3中所暗示的，存储器装置390的接口缓冲器392可提供经由存储器总线380b与另一装置形成点对点连接的能力。
存储器控制器370控制由存储器装置390实施的功能，作为向与存储器控制器370耦合的诸如控制装置320的另一装置提供对存储器装置390的访问的一部分。特别是，存储器控制器370调整对存储器装置390内的存储器单元进行的访问以响应来自控制装置320的读取和写入命令来存储和检索数据。在各种可能的实施例中，存储器控制器370可结合具有刷新定时器374和/或刷新跟踪逻辑375的刷新电路，以启动和/或调整与诸如存储器装置390的与存储器控制器370耦合的一个或多个存储器装置内的存储器单元的刷新。此外，在各种可能的实施例中，存储器控制器370可结合具有命令缓冲器379的排序电路377以存储并使从控制装置320接收的数据存储和检索命令的重新排序成为可能以形成读取和写入命令的顺序，其被排序为对存储器总线380a和/或存储器装置390的给定的各种可能特性更有效。
存储器装置390提供存储阵列399内的许多存储器单元以存储控制装置320可提供和/或需要的数据。存储器装置390内的接口缓冲器392在存储器总线380a上接收读取和写入命令，并访问存储阵列399内的合适存储器单元以按命令存储或检索数据。在支持对存储阵列399内的存储器单元实施刷新操作的情况下，接口缓冲器392结合用于启动刷新操作的逻辑，诸如刷新定时器394和/或刷新跟踪逻辑395。
在一些实施例中，可以在刷新电路372和接口缓冲器392之间分配控制存储阵列399内的存储器单元的刷新操作的任务。在不同时候，可以认为刷新电路372控制刷新操作是理想的，而在其它时候，可以认为存储器装置390内的接口缓冲器392(以及同样存在的其它存储器装置内的相应接口缓冲器)按更多或更少地独立于刷新电路372的任何控制的方式控制刷新操作是理想的。
在各种实施例中，有时，刷新电路372可控制刷新操作。可以这样以利用来自存储器控制器370内的排序电路377的关于命令缓冲器379中存储的当前执行和即将到来的命令性质的可用信息，以允许刷新电路372调整使得刷新操作产生的时间以最小化通过实施刷新操作延迟读取/写入指令的机会。此外，在存在一个以上存储器装置(诸如存储器装置390)的存储器系统300的可能实施例中，刷新电路372可调整多个存储器装置中的刷新操作，使得在一个存储器装置上正实施读取/写入操作式，使得一个或多个其它存储器装置从事刷新操作。
在各种实施例中，在其它时候，可能在存储器控制器370已使存储器总线380a(可能还使存储器总线380b)掉电时努力减少存储器系统300的总功耗期间，接口缓冲器392可控制存储器装置390内的刷新操作。这可能在存储器总线380a的时钟速度和/或信令特性使得不管存储器总线380a上是否出现地址、命令和/或数据的任何传递都通常消耗可观功率量的实施例中频繁出现。由于与使存储器总线380a加电和/或掉电相比存储阵列399内的存储器单元需要更多时间来进行进入和/或退出低功率状态的处理，将存储阵列399内的存储器单元置入低功率状态不如使存储器总线380a那样理想。
在许多可能的实施例中，基于取决于出现存储器总线380a上出现的活动的性质和/或水平的逐时刻的需求驱动，对刷新操作的控制频繁地在刷新电路372和接口缓冲器392之间来回交接。有时，当存储器总线380a上出现许多传递时，就认为刷新电路372控制刷新操作以改善读取/写入和刷新操作的调整以实现存储阵列399的更有效使用是最理想的。或者，可以认为接口缓冲器392控制刷新操作以增加存储器总线380a的可用性从而在地址、数据和/或刷新命令之外的命令的更多传递中使用是最理想的。在存储器总线380a上出现较少传递的其它时候，可再次认为接口缓冲器392控制刷新操作以允许存储器总线380a在出现较少传递的较短时间周期内被掉电同时允许存储阵列399内的存储器单元保持完全活动以准备响应下一个读取/写入命令是最理想的。
在将接口392和存储阵列399结合于分开的集成电路内的实施例中，且特别是在存储阵列399由多个集成电路构成的实施例中，构成存储阵列399的每个集成电路都可结合各自的自刷新逻辑电路，以便在存储器系统300被掉电到不会出现读取/写入操作但数据仍必须保留在存储器单元内的低功率状态时使用。
参考图2和3，在将一个存储器装置集成入存储器系统的实施例中，在结合用于实施刷新操作的逻辑的每个存储器装置内设置接口缓冲器可用于使能多个存储器装置内刷新操作的并行独立执行。实际上，通过去除使存储器控制器内的刷新电路集中控制和调整多个总线和/或多个存储器装置上的刷新操作的开销，可以大大提升每个存储阵列内存储器单元和/或每个存储器总线上的可用带宽的使用效率。
图4是采用计算机系统的一个实施例的简化框图。计算机系统400至少部分由处理器410、系统逻辑420和存储器装置490a—c构成。系统逻辑420耦合到处理器410并执行支持处理器410的各种功能，包括利用系统逻辑420内的存储器控制器470向处理器410提供对也耦合到系统逻辑420的存储器装置490a—c的访问。处理器410、系统逻辑420和存储器装置490a—c构成计算机系统400的一种形式的核心，它能支持处理器410执行机器可读指令以及存储器装置490a—c内数据和指令的存储。
在各种实施例中，处理器410可以是各种类型的处理器中的任一种，包括能执行至少一部分广泛已知和使用的“x86”指令集的处理器，而在其它实施例中，可以存在超过一个处理器。在各种实施例中，存储器装置490a—c可以是各种类型的动态随机存取存储器(RAM)中的任一种，它包括快速页面模式(FPM)、扩展数据输出(EDO)、单数据率(SDR)或双倍数据率(DDR)形式的同步动态RAM(SDRAM)、采用RAMBUSTM接口的各种技术的RAM等，且存储器控制器470向逻辑420提供用于所使用的存储器类型的合适接口。存储器装置490a—c的存储器单元的至少一部分被组织入二维阵列中的行和列。如本领域熟练技术人员将认识到的，三个存储器装置490a—c的描述仅仅是可以作为计算机系统或其它电子系统的一部分的存储器系统的一个示例，且可以使用不同数量的存储器装置而不背离如以下所声明的本发明的精神和范围。
在一些实施例中，系统逻辑420耦合到处理器410并向它提供对存储装置460的访问，通过该存储装置460访问存储媒体461所承载的数据和/或指令。存储媒体461可以是各种类型和技术中的任一种，如本领域熟练技术人员将理解的，包括CD或DVD ROM、磁盘或光盘、磁光盘、磁带、半导体存储器、纸张或其它材料上的字符或穿孔等。在一些实施例中，非易失性存储器装置430耦合到系统逻辑420(或者计算机系统400的其它部分)并提供对“复位”或初始化计算机系统400时(例如在“打开”或“加电”计算机系统400时)执行的指令的初始串的存储，以便执行使计算机系统400准备好正常使用所需的任务。在这种实施例的一些变型中，在初始化或复位计算机系统400时，处理器410访问非易失性存储器装置430以检索要执行的指令，以使存储器控制器470准备用于正常使用，为处理器410提供对存储器装置490a—c的访问。这些相同的检索的指令可以被执行以使系统逻辑420准备用于提供对存储装置460的访问的正常使用且不管存储装置460可使用的存储媒体461的形式是什么。
在一些实施例中，存储媒体461承载要由处理器410执行的机器可访问指令以使处理器410实施存储器装置490a—c的一个或多个测试，从而确定存储器装置490a—c可以支持什么功能。如果确定存储器装置490a—c中的一个或多个具备接口缓冲器(诸如接口缓冲器492a—c)，它们能实施一个或多个存储阵列499a—c内的存储器单元的刷新操作，如上所述，随后可以使处理器410编程或另外配置存储器控制器470和/或一个或多个存储器装置490a—c以利用这种刷新性能。在一些变型中，可使处理器410编程用于一个或多个存储器装置490a—c的刷新操作的定时时间间隔和/或其它参数。在存储器控制器470结合刷新电路472的一些变型中，可使处理器410编程存储器控制器470以便在一些情况下实施刷新操作而在其它情况下放弃对一个或多个接口缓冲器492a—c的刷新操作的控制。可进一步使处理器410编程和/或配置存储器控制器470和一个或多个接口缓冲器492a—c，以便在使处理器410将形成存储器控制器470和存储器装置490a—c中的点对点连接链的一个或多个存储器总线480a—c掉电时支持从存储器控制器470到一个或多个接口缓冲器492a—c的刷新操作的控制传递。或者，可使处理器410编程存储器控制器470，以为了实施刷新操作而禁用或至少基本上不使用刷新电路472，同时也编程每个接口缓冲器492a—c以实施刷新操作。
图5是可能实施例的流程图。510处，存储器装置内的电路检查将存储器装置耦合到从其接收读取、写入和/或刷新命令的另一装置的存储器总线是否已被掉电。如果这种存储器总线已被掉电，则存储器总线的掉电可被认为是出现提供实施一个或多个刷新操作的机会的停滞时间的指示，且在520处，检查是否需要实施刷新操作以保存存储器装置的存储器单元内存储的数据。如果这种存储器总线未被掉电，则在512处检查是否存在要实施的读取或写入命令。如果不存在未决的读取或写入命令，则缺少要实施的读取或写入操作可被认为是出现停滞时间的指示，且在520处检查是否需要实施刷新操作。如果存在要实施的读取或写入命令，则在510处再次检查存储器总线的状态之前在530处实施该读取或写入命令。
520处是否需要刷新操作的判定可基于从先前的操作起已经过的时间量，和/或受到避免由于比已知必要的更频繁地实施刷新操作引起的不必要功率消耗的期望的影响。如果不认为刷新操作是必要的，则在510处再次检查存储器总线的状态。但是，如果认为刷新操作是必要的，则在510处再次检查存储器总线状态前在522处实施刷新操作。
图6是可能实施例的另一流程图。610处，存储器装置内的电路检查是否存在要实施的读取或写入操作。如果存在要实施的读取或写入操作，则在612处实施该操作，且在610处再次进行要实施的读取或写入操作的另一检查。如果不存在要实施的读取或写入操作，则在620处检查存储器装置内的电路是否具有刷新操作的控制，与耦合到具有刷新操作控制的存储器装置的另一装置相反，这种另一装置可能是存储器控制器。如果存储器装置内的电路没有刷新操作控制，则在610处再检查依次要实施的读取或写入操作。如果存储器装置内的电路确实具有刷新操作控制，则在630处进行检查以确定是否需要刷新操作来维护存储器装置内的存储器单元内存储的数据。
按与参考图5描述的方式相类似的方式，630处关于是否需要刷新操作的判定可基于从前一刷新操作起已经过的时间量和/或受到避免由于比已知必要的更频繁地实施刷新操作引起的不必要功率消耗的期望的影响。如果不认为刷新操作是必要的，则在610处再次检查读取或写入操作的存在。但是，如果认为刷新操作是必要的，则在632处出现要执行的读取或写入操作的状态存在之前在632处执行的一刷新操作。
已针对各种可能实施例详细描述了本发明。显然，根据以上描述，许多可选方案、修改、变型和使用将是本领域熟练技术人员显而易见的。本领域的熟练技术人员将理解：本发明可在支持使用许多可能存储器技术的任一种的许多可能类型更多存储器装置的情况下实施。本领域的熟练技术人员将理解，可以在支持计算机系统之外的电子装置的情况下实施本发明，所述电子装置诸如音频/视频娱乐装置、车辆中的控制器装置、电子电路控制的设备等。

Claims (22)

1.一种存储器系统，包括：
存储器控制器；
第一存储器总线，它耦合到所述存储器控制器；
第一存储器装置，它具有由被组织为行的多个存储器单元构成的第一存储阵列以及第一存储器装置内与第一存储器阵列耦合的第一接口缓冲器，其中所述第一接口缓冲器提供第一接口，其中第一存储器装置通过该第一接口耦合到形成存储器控制器和第一接口之间的点对点连接的第一存储器总线，第二接口，以及第一刷新逻辑，其中该第一刷新逻辑用于在涉及第一存储阵列的第一存储器总线上不存在由存储器控制器实施的事务处理的时间周期内对第一存储阵列内的行实施刷新操作；
第二存储器总线，它耦合到第二接口；以及
第二存储器装置，它具有由被组织为行的多个存储器单元构成的第二存储阵列和所述第二存储器装置内耦合到第二存储阵列的第二接口缓冲器，其中所述第二接口缓冲器提供第三接口，其中第二存储器装置通过该第三接口耦合到形成第三接口和第二接口之间的点对点连接的第二存储器总线，以及第二刷新逻辑，其中该第二刷新逻辑用于在涉及第二存储阵列的第二存储器总线上不存在由存储器控制器实施的事务处理的时间周期内对第二存储阵列内的行实施刷新操作，
其中，与对所述第一存储阵列内的行实施刷新操作的第一刷新逻辑并行地对所述第二存储阵列内的行实施刷新操作、而不延迟涉及第二存储阵列的访问命令的实施。
2.如权利要求1所述的存储器系统，其特征在于，第一接口缓冲器通过不涉及第一存储阵列的第一和第二存储器总线之间的总线活动。
3.如权利要求2所述的存储器系统，其特征在于，用按分组传输的数据产生存储器控制器和第一接口之间的数据传递以及第二接口和第三接口之间的数据传递两者。
4.如权利要求1所述的存储器系统，其特征在于，所述第一刷新逻辑监控第一存储器总线上的活动以识别停滞时间，在该停滞时间中不从涉及所述第一存储阵列的第一存储器总线接收命令，为第一刷新逻辑提供了机会来机会主义地对所述第一存储阵列内的行实施刷新操作而不延迟涉及第一存储阵列的访问命令的实施。
5.如权利要求4所述的存储器系统，其特征在于，在出现存储器控制器和第二存储阵列之间的事务处理的时间周期内，所述第一刷新逻辑对第一存储阵列内的行实施刷新操作。
6.如权利要求4所述的存储器系统，其特征在于，所述第二刷新逻辑监控第二存储器总线上的活动以识别停滞时间，在该停滞时间中不从涉及所述第二存储阵列的第二存储器总线接收命令，为第二刷新逻辑提供了机会来机会主义地与对所述第一存储阵列内的行实施刷新操作的第一刷新逻辑并行地对所述第二存储阵列内的行实施刷新操作而不延迟涉及第二存储阵列的访问命令的实施。
7.如权利要求1所述的存储器系统，其特征在于，所述第一刷新逻辑等待来自外部存储器控制器的信号以识别停滞时间，在该停滞时间中存储器控制器将不发送涉及第一存储阵列的命令，为第一刷新逻辑提供了机会来对第一存储阵列内的行实施刷新操作而不延迟涉及第一存储阵列的访问命令的实施。
8.如权利要求7所述的存储器系统，其特征在于，所述第二刷新逻辑等待来自外部存储器控制器的信号以识别停滞时间，在该停滞时间中存储器控制器将不发送涉及第二存储阵列的命令，为第二刷新逻辑提供了机会来与对第一存储阵列内的行实施刷新操作的第二刷新逻辑并行地对第二存储阵列内的行实施刷新操作而不延迟涉及第二存储阵列的访问命令的实施。
9.如权利要求1所述的存储器系统，其特征在于，所述第一刷新逻辑对第一存储器总线监控第一存储器总线的掉电的出现，为第一刷新逻辑提供了机会来机会主义地对第一存储阵列内的行实施刷新操作而不延迟涉及第一存储阵列的访问命令的实施。
10.如权利要求9所述的存储器系统，其特征在于，所述第一刷新逻辑对第二存储器总线监控第二存储器总线的掉电的出现，为第二刷新逻辑提供了机会来机会主义地与对第二存储阵列内的行实施刷新操作的第二刷新逻辑并行地对第二存储阵列内的行实施刷新操作而不延迟涉及第二存储阵列的访问命令的实施。
11.一种计算机系统，包括：
处理器；
盘存储装置，它耦合到所述处理器；
存储器控制器，它耦合到所述处理器；
第一存储器总线，它耦合到所述存储器控制器；
第一存储器装置，它具有由被组织为行的多个存储器单元构成的第一存储阵列和在所述第一存储器装置内与第一存储阵列耦合的第一接口缓冲器，其中所述第一接口缓冲器提供第一接口，其中第一存储器装置通过该第一接口耦合到形成存储器控制器和第一接口之间的点对点连接的第一存储器总线，第二接口，以及第一刷新逻辑，其中该第一刷新逻辑用于在涉及第一存储阵列的第一存储器总线上不存在由存储器控制器实施的事务处理的时间周期内对第一存储阵列内的行实施刷新操作；
第二存储器总线，它耦合到第二接口；以及
第二存储器装置，它具有由被组织为行的多个存储器单元构成的第二存储阵列和在所述第二存储器装置内与第二存储阵列耦合的第二接口缓冲器，其中所述第二接口缓冲器提供第三接口，其中第二存储器装置通过该第三接口耦合到形成第三接口和第二接口之间的点对点连接的第二存储器总线，以及第二刷新逻辑，其中该第二刷新逻辑用于在涉及第二存储阵列的第二存储器总线上不存在由存储器控制器实施的事务处理的时间周期内对第二存储阵列内的行实施刷新操作，
其中，与对所述第一存储阵列内的行实施刷新操作的第一刷新逻辑并行地对所述第二存储阵列内的行实施刷新操作、而不延迟涉及第二存储阵列的访问命令的实施。
12.如权利要求11所述的计算机系统，其特征在于，在出现存储器控制器和第二存储阵列之间的事务处理的时间周期内，所述第一刷新逻辑对第一存储阵列内的行实施刷新操作。
13.如权利要求11所述的计算机系统，其特征在于，所述第一刷新逻辑等待来自外部存储器控制器的信号以识别停滞时间，在该停滞时间中存储器控制器将不发送涉及第一存储阵列的命令，为第一刷新逻辑提供了机会来对第一存储阵列内的行实施刷新操作而不延迟涉及第一存储阵列的访问命令的实施。
14.如权利要求13所述的计算机系统，其特征在于，存储器控制器进一步由可由处理器编程的控制寄存器构成，以使存储器控制器能将信号传送到第一刷新逻辑以识别一停滞时间。
15.如权利要求11所述的计算机系统，其特征在于，所述第一刷新逻辑对第一存储器总线监控第一存储器总线的掉电的出现，为第一刷新逻辑提供了机会来机会主义地对第一存储阵列内的行实施刷新操作而不延迟涉及第一存储阵列的访问命令的实施。
16.如权利要求11所述的计算机系统，其特征在于，所述第一刷新逻辑监控第一存储器总线以识别实施刷新操作的时间。
17.一种方法，包括：
确定经由存储器总线与存储器控制器耦合的存储器装置是否拥有独立于包含存储器控制器的第二刷新逻辑的第一刷新逻辑；
如果存储器控制器支持检查排队的存储器访问命令且所述存储器装置拥有所述第一刷新逻辑，编程存储器控制器以检查排队的存储器访问命令并向第一刷新逻辑发送信号以识别一停滞时间，在该停滞时间内存储器控制器将不发送涉及存储器装置内的存储阵列的命令，为第一刷新逻辑提供了机会来对存储阵列内的行实施刷新操作而不延迟涉及存储阵列的访问命令的实施；以及
如果存储器控制器支持检查排队的存储器访问命令且存储器装置拥有第一刷新逻辑，编程所述存储器控制器以将所述存储器总线掉电，为第一刷新逻辑提供了机会来对存储阵列内的行实施刷新操作而不延迟涉及存储阵列的访问命令的实施，
其中，与对所述第一存储阵列内的行实施刷新操作的第一刷新逻辑并行地对所述第二存储阵列内的行实施刷新操作、而不延迟涉及第二存储阵列的访问命令的实施。
18.如权利要求17所述的方法，其特征在于，还包括：
如果所述存储器控制器支持检查排队的存储器访问命令且所述存储器装置拥有第一刷新逻辑，向第一刷新逻辑用信号通知第一刷新逻辑控制刷新操作的定时并将所述存储器总线掉电；以及
如果所述存储器控制器支持检查排队的存储器访问命令且存储器装置拥有第一刷新逻辑，将所述存储器总线加电并向第一刷新逻辑用信号通知第二刷新逻辑控制刷新操作的定时。
19.如权利要求17所述的方法，其特征在于还包括：
监控第一刷新逻辑在存储器总线上的活动；以及
识别第一刷新逻辑实施刷新操作的时间。
20.一种方法，包括：
检查是否存在要实施的访问操作；
如果对要实施的访问操作的检查显现存在要实施的访问操作，则实施访问操作；
如果对要实施的访问操作的检查显现不存在要实施的访问操作且需要刷新操作，则在存储器装置的接口缓冲器内的刷新逻辑的控制下实施刷新操作；以及
如果在存储器装置内的接口缓冲器内的刷新逻辑的控制下出现刷新操作期间存储器控制器向存储器装置发送访问命令，向经由存储器总线与存储器装置耦合的存储器控制器用信号通知所述存储器装置不能实施访问操作，
其中，与对所述第一存储阵列内的行实施刷新操作的第一刷新逻辑并行地对所述第二存储阵列内的行实施刷新操作、而不延迟涉及第二存储阵列的访问命令的实施。
21.如权利要求20所述的方法，其特征在于，还包括：
检查所述存储器总线是否被掉电；以及
如果对存储器总线的掉电的检查显示所述存储器总线被掉电并需要刷新操作，在存储器装置的接口缓冲器内的刷新逻辑的控制下实施刷新操作。
22.如权利要求20所述的方法，其特征在于还包括：
由刷新逻辑分析存储器总线上的活动；以及
指定由刷新逻辑实施刷新操作的时间。
CNB2004800271402A 2003-09-29 2004-09-29 集成刷新的存储器缓冲装置 Expired - Fee Related CN100472492C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/674,981 US7353329B2 (en) 2003-09-29 2003-09-29 Memory buffer device integrating refresh logic
US10/674,981 2003-09-29

Publications (2)

Publication Number Publication Date
CN1853175A CN1853175A (zh) 2006-10-25
CN100472492C true CN100472492C (zh) 2009-03-25

Family

ID=34377006

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800271402A Expired - Fee Related CN100472492C (zh) 2003-09-29 2004-09-29 集成刷新的存储器缓冲装置

Country Status (6)

Country Link
US (1) US7353329B2 (zh)
EP (1) EP1668524A1 (zh)
JP (1) JP2007507056A (zh)
CN (1) CN100472492C (zh)
TW (1) TWI252487B (zh)
WO (1) WO2005033959A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102567243A (zh) * 2011-12-12 2012-07-11 华为技术有限公司 存储设备的刷新处理方法和存储设备

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7328304B2 (en) * 2004-02-27 2008-02-05 Intel Corporation Interface for a block addressable mass storage system
US10013371B2 (en) 2005-06-24 2018-07-03 Google Llc Configurable memory circuit system and method
US8090897B2 (en) 2006-07-31 2012-01-03 Google Inc. System and method for simulating an aspect of a memory circuit
US8055833B2 (en) 2006-10-05 2011-11-08 Google Inc. System and method for increasing capacity, performance, and flexibility of flash storage
US8359187B2 (en) 2005-06-24 2013-01-22 Google Inc. Simulating a different number of memory circuit devices
US8041881B2 (en) 2006-07-31 2011-10-18 Google Inc. Memory device with emulated characteristics
US8244971B2 (en) 2006-07-31 2012-08-14 Google Inc. Memory circuit system and method
US9171585B2 (en) 2005-06-24 2015-10-27 Google Inc. Configurable memory circuit system and method
US9542352B2 (en) 2006-02-09 2017-01-10 Google Inc. System and method for reducing command scheduling constraints of memory circuits
WO2007002324A2 (en) * 2005-06-24 2007-01-04 Metaram, Inc. An integrated memory core and memory interface circuit
US8077535B2 (en) 2006-07-31 2011-12-13 Google Inc. Memory refresh apparatus and method
US8438328B2 (en) 2008-02-21 2013-05-07 Google Inc. Emulation of abstracted DIMMs using abstracted DRAMs
US20080028136A1 (en) 2006-07-31 2008-01-31 Schakel Keith R Method and apparatus for refresh management of memory modules
US8130560B1 (en) 2006-11-13 2012-03-06 Google Inc. Multi-rank partial width memory modules
US8796830B1 (en) 2006-09-01 2014-08-05 Google Inc. Stackable low-profile lead frame package
US8386722B1 (en) 2008-06-23 2013-02-26 Google Inc. Stacked DIMM memory interface
US9507739B2 (en) 2005-06-24 2016-11-29 Google Inc. Configurable memory circuit system and method
US8060774B2 (en) 2005-06-24 2011-11-15 Google Inc. Memory systems and memory modules
US7472220B2 (en) * 2006-07-31 2008-12-30 Metaram, Inc. Interface circuit system and method for performing power management operations utilizing power management signals
US8335894B1 (en) 2008-07-25 2012-12-18 Google Inc. Configurable memory system with interface circuit
US8327104B2 (en) 2006-07-31 2012-12-04 Google Inc. Adjusting the timing of signals associated with a memory system
US8089795B2 (en) 2006-02-09 2012-01-03 Google Inc. Memory module with memory stack and interface with enhanced capabilities
US7580312B2 (en) * 2006-07-31 2009-08-25 Metaram, Inc. Power saving system and method for use with a plurality of memory circuits
US8397013B1 (en) 2006-10-05 2013-03-12 Google Inc. Hybrid memory module
US8081474B1 (en) 2007-12-18 2011-12-20 Google Inc. Embossed heat spreader
US8111566B1 (en) 2007-11-16 2012-02-07 Google, Inc. Optimal channel design for memory devices for providing a high-speed memory interface
US7609567B2 (en) * 2005-06-24 2009-10-27 Metaram, Inc. System and method for simulating an aspect of a memory circuit
US7386656B2 (en) 2006-07-31 2008-06-10 Metaram, Inc. Interface circuit system and method for performing power management operations in conjunction with only a portion of a memory circuit
US7392338B2 (en) * 2006-07-31 2008-06-24 Metaram, Inc. Interface circuit system and method for autonomously performing power management operations in conjunction with a plurality of memory circuits
US20080082763A1 (en) 2006-10-02 2008-04-03 Metaram, Inc. Apparatus and method for power management of memory circuits by a system or component thereof
GB2444663B (en) 2005-09-02 2011-12-07 Metaram Inc Methods and apparatus of stacking drams
US9632929B2 (en) 2006-02-09 2017-04-25 Google Inc. Translating an address associated with a command communicated between a system and memory circuits
US20080028135A1 (en) * 2006-07-31 2008-01-31 Metaram, Inc. Multiple-component memory interface system and method
US7724589B2 (en) * 2006-07-31 2010-05-25 Google Inc. System and method for delaying a signal communicated from a system to at least one of a plurality of memory circuits
JP4198167B2 (ja) * 2006-09-20 2008-12-17 株式会社ソニー・コンピュータエンタテインメント アダプタ装置、データ伝送システム
US8239637B2 (en) * 2007-01-19 2012-08-07 Spansion Llc Byte mask command for memories
JP4561783B2 (ja) * 2007-06-21 2010-10-13 ソニー株式会社 半導体メモリ装置、半導体メモリ装置の動作方法
JP4561782B2 (ja) * 2007-06-21 2010-10-13 ソニー株式会社 半導体メモリ装置、半導体メモリ装置の動作方法
US8209479B2 (en) 2007-07-18 2012-06-26 Google Inc. Memory circuit system and method
US8080874B1 (en) 2007-09-14 2011-12-20 Google Inc. Providing additional space between an integrated circuit and a circuit board for positioning a component therebetween
JP2010237739A (ja) * 2009-03-30 2010-10-21 Fujitsu Ltd キャッシュ制御装置，情報処理装置およびキャッシュ制御プログラム
WO2010123681A2 (en) 2009-04-22 2010-10-28 Rambus Inc. Protocol for refresh between a memory controller and a memory device
EP2441007A1 (en) 2009-06-09 2012-04-18 Google, Inc. Programming of dimm termination resistance values
US8392650B2 (en) * 2010-04-01 2013-03-05 Intel Corporation Fast exit from self-refresh state of a memory device
US8751802B2 (en) * 2010-06-30 2014-06-10 Sandisk Il Ltd. Storage device and method and for storage device state recovery
US9053812B2 (en) * 2010-09-24 2015-06-09 Intel Corporation Fast exit from DRAM self-refresh
US9292426B2 (en) * 2010-09-24 2016-03-22 Intel Corporation Fast exit from DRAM self-refresh
KR101796116B1 (ko) 2010-10-20 2017-11-10 삼성전자 주식회사 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법
CN102034526B (zh) * 2010-12-17 2013-06-12 曙光信息产业股份有限公司 一种用fpga实现的sdram刷新的方法
US9159396B2 (en) 2011-06-30 2015-10-13 Lattice Semiconductor Corporation Mechanism for facilitating fine-grained self-refresh control for dynamic memory devices
US20130042132A1 (en) * 2011-08-09 2013-02-14 Samsung Electronics Co., Ltd. Image forming appratus, microcontroller, and methods for controlling image forming apparatus and microcontroller
US9104420B2 (en) 2011-08-09 2015-08-11 Samsung Electronics Co., Ltd. Image forming apparatus, microcontroller, and methods for controlling image forming apparatus and microcontroller
CN102426854A (zh) * 2011-12-13 2012-04-25 曙光信息产业(北京)有限公司 一种降低ddr3内存刷新功耗的方法
US9299400B2 (en) 2012-09-28 2016-03-29 Intel Corporation Distributed row hammer tracking
US9087614B2 (en) 2012-11-27 2015-07-21 Samsung Electronics Co., Ltd. Memory modules and memory systems
US9286964B2 (en) * 2012-12-21 2016-03-15 Intel Corporation Method, apparatus and system for responding to a row hammer event
US9153310B2 (en) 2013-01-16 2015-10-06 Maxlinear, Inc. Dynamic random access memory for communications systems
US9911485B2 (en) * 2013-11-11 2018-03-06 Qualcomm Incorporated Method and apparatus for refreshing a memory cell
US9087569B2 (en) * 2013-11-26 2015-07-21 Lenovo (Singapore) Pte. Ltd. Non-volatile memory validity
FR3032814B1 (fr) * 2015-02-18 2018-02-02 Upmem Circuit dram muni d'un processeur integre
US20170110178A1 (en) * 2015-09-17 2017-04-20 Intel Corporation Hybrid refresh with hidden refreshes and external refreshes
US20170163312A1 (en) * 2015-12-03 2017-06-08 Samsung Electronics Co., Ltd. Electronic system with network operation mechanism and method of operation thereof
JP2018041154A (ja) * 2016-09-05 2018-03-15 東芝メモリ株式会社 ストレージシステムおよび処理方法
US10825534B2 (en) 2018-10-26 2020-11-03 Intel Corporation Per row activation count values embedded in storage cell array storage cells

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08167703A (ja) * 1994-10-11 1996-06-25 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法、ならびにメモリコアチップ及びメモリ周辺回路チップ
US5689677A (en) * 1995-06-05 1997-11-18 Macmillan; David C. Circuit for enhancing performance of a computer for personal use
JPH09293015A (ja) * 1996-04-24 1997-11-11 Mitsubishi Electric Corp メモリシステムおよびそれに用いられる半導体記憶装置
KR100243335B1 (ko) * 1996-12-31 2000-02-01 김영환 독립적인 리프레쉬 수단을 가지는 데이지 체인 구조의 반도체 장치
JPH1115742A (ja) * 1997-06-19 1999-01-22 Kofu Nippon Denki Kk メモリ・リフレッシュ制御回路
DE69836437T2 (de) 1997-12-05 2007-09-27 Intel Corporation, Santa Clara Speichersystem mit speichermodul mit einem speichermodul-steuerbaustein
US6222785B1 (en) * 1999-01-20 2001-04-24 Monolithic System Technology, Inc. Method and apparatus for refreshing a semiconductor memory using idle memory cycles
US6496437B2 (en) * 1999-01-20 2002-12-17 Monolithic Systems Technology, Inc. Method and apparatus for forcing idle cycles to enable refresh operations in a semiconductor memory
JP2002007308A (ja) * 2000-06-20 2002-01-11 Nec Corp メモリバスシステムおよび信号線の接続方法
US6400631B1 (en) * 2000-09-15 2002-06-04 Intel Corporation Circuit, system and method for executing a refresh in an active memory bank
US6925086B2 (en) * 2000-12-12 2005-08-02 International Business Machines Corporation Packet memory system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102567243A (zh) * 2011-12-12 2012-07-11 华为技术有限公司 存储设备的刷新处理方法和存储设备
CN102567243B (zh) * 2011-12-12 2015-03-25 华为技术有限公司 存储设备的刷新处理方法和存储设备

Also Published As

Publication number Publication date
WO2005033959A1 (en) 2005-04-14
US20050071543A1 (en) 2005-03-31
JP2007507056A (ja) 2007-03-22
TW200527427A (en) 2005-08-16
EP1668524A1 (en) 2006-06-14
CN1853175A (zh) 2006-10-25
TWI252487B (en) 2006-04-01
US7353329B2 (en) 2008-04-01

Similar Documents

Publication Publication Date Title
CN100472492C (zh) 集成刷新的存储器缓冲装置
US7281079B2 (en) Method and apparatus to counter mismatched burst lengths
CN101346708B (zh) 全缓冲dimm读数据替代写确认
US7433992B2 (en) Command controlling different operations in different chips
CN1882928B (zh) 存储器控制器
US8347005B2 (en) Memory controller with multi-protocol interface
CN109155143A (zh) 精细粒度刷新
US6981089B2 (en) Memory bus termination with memory unit having termination control
US6215686B1 (en) Memory system with switching for data isolation
US20070005922A1 (en) Fully buffered DIMM variable read latency
CN104951412A (zh) 一种通过内存总线访问的存储装置
US6728150B2 (en) Method and apparatus for supplementary command bus
JP2000231534A (ja) 複数のメモリ記憶装置およびドライバ・レシーバ技術と共に使用するためのデータ・バス構造およびそのような構造を動作させる方法
EP1668646B1 (en) Method and apparatus for implicit dram precharge
WO2022061153A1 (en) Refresh management list for dram
US20040264151A1 (en) Memory module having a plurality of integrated memory components
US7519762B2 (en) Method and apparatus for selective DRAM precharge
WO2022178772A1 (zh) 一种存储器的刷新方法、存储器、控制器及存储系统
CN115374030A (zh) 具有存储器发起的命令插入的存储器以及相关联系统、装置和方法
US20120294101A9 (en) Method and apparatus for selective dram precharge
KR100819968B1 (ko) 반도체 메모리 시스템 및 반도체 메모리 칩
CN115269191A (zh) 一种系统ddr内存可使用容量的自动化识别方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090325

Termination date: 20190929