CN103649911A - 处理器高速缓存与随机访问存储器之间的切换 - Google Patents

处理器高速缓存与随机访问存储器之间的切换 Download PDF

Info

Publication number
CN103649911A
CN103649911A CN201280033662.8A CN201280033662A CN103649911A CN 103649911 A CN103649911 A CN 103649911A CN 201280033662 A CN201280033662 A CN 201280033662A CN 103649911 A CN103649911 A CN 103649911A
Authority
CN
China
Prior art keywords
storer
changeable
soc
ram
configuration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280033662.8A
Other languages
English (en)
Other versions
CN103649911B (zh
Inventor
P·萨卡达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kaiwei International Co
Marvell International Ltd
Marvell Asia Pte Ltd
Original Assignee
Mawier International Trade Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mawier International Trade Co Ltd filed Critical Mawier International Trade Co Ltd
Publication of CN103649911A publication Critical patent/CN103649911A/zh
Application granted granted Critical
Publication of CN103649911B publication Critical patent/CN103649911B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/25—Using a specific main memory architecture
    • G06F2212/251—Local memory within processor subsystem
    • G06F2212/2515—Local memory within processor subsystem being configurable for different purposes, e.g. as cache or non-cache memory

Abstract

本发明描述了用于在处理器高速缓存和随机访问存储器之间进行切换的技术和装置。在一些方面，该技术和装置能够通过放弃专用的随机访问存储器(RAM)而减小专用组件的裸片大小。具有高速缓存配置的存储器在专用组件的操作期间被重新配置为RAM配置，并且随后在操作完成时，该存储器被配置回高速缓存配置，而不使用专用RAM。由于许多专用组件已经包括了具有高速缓存配置的存储器，所以对该存储器进行重新配置而不是包括专用RAM减小了应用组件的裸片大小。

Description

处理器高速缓存与随机访问存储器之间的切换
相关申请
本公开要求于2011年7月29日提交的美国临时专利申请序列号61/513,443的优先权，其公开内容通过引用全文并入于此。
背景技术
这里所提供的背景技术描述是为了在总体上给出本公开的环境。除非这里另外指出，否则这部分中所描述的方法并不构成针对本公开中的权利要求书的现有技术也并不被认可通过由于包括在该部分之中而作为现有技术。
许多常规的片上系统(SoC)包括专用组件，诸如应用处理器和专用集成电路。这些专用组件诸如通过提供各种功能的定制指令集或电路而至少部分地被定制以利于具体应用。为了继续提高这些专用组件的性能，越来越多的功能被添加至这些专用组件，由此增加了裸片大小和生产成本。
发明内容
提供该发明内容以对以下具体实施方式和附图中进一步描述的主题进行介绍。因此，该发明内容并不应当被认为描述了必要特征，也并不被用来对请求保护的主题加以限制。
描述了一种片上系统，其包括被配置为在处理器高速缓存配置和随机访问存储器(RAM)配置之间进行切换的可切换存储器以及控制器。该控制器被配置为响应于掉电事件或上电事件而将该可切换存储器从处理器高速缓存配置动态切换至RAM配置，在该可切换存储器处于RAM配置的同时将引导代码从非易失性存储器加载到该可切换存储器中，在该可切换存储器处于RAM配置的同时执行来自该可切换存储器的引导代码，并且响应于完成对来自该可切换存储器的引导代码的执行将该可切换存储器从RAM配置动态切换至处理器高速缓存配置。
描述了一种方法，其包括响应于上电事件而将可切换存储器从处理器高速缓存配置切换至随机访问存储器(RAM)配置，将引导代码从非易失性存储器加载到被配置成RAM配置的可切换存储器，执行来自该可切换存储器的引导代码中的第一部分有效用于检测并配置具有操作系统镜像的引导设备，执行来自该可切换存储器的引导代码中的第二部分有效用于从引导设备引导该操作系统镜像，并且在从引导设备引导该操作系统镜像之后，将该可切换存储器从RAM配置切换至处理器高速缓存配置。
附图说明
附图中给出了一种或多种实施方式的细节并且在下文中对其进行详细描述。在图中，附图标记最左侧的数字标示出该附图标记首次出现的示图。在描述和示图中的不同实例中使用相同附图标记指示同样的要素。
图1图示了可以在其中实施用于在处理器高速缓存和随机访问存储器之间进行切换的技术的操作环境。
图2图示了用于在处理器高速缓存和随机访问存储器之间进行切换的方法。
图3图示了用于部分通过将可切换存储器从处理器高速缓存配置切换至RAM配置而引导操作系统的方法。
图4图示了包括使用可切换的二级(1evel-two)(L2)处理器高速缓存的可切换存储器的示例的示例应用处理器。
图5图示了用于从L2处理器高速缓存配置切换至SRAM配置的方法。
图6图示了用于从SRAM配置切换至L2处理器高速缓存配置的方法。
图7图示了用于实施这里所描述的技术的各方面的片上系统(SoC)环境。
具体实施方式
概述
本文描述了用于对存储器在处理器高速缓存和随机访问存储器之间进行切换的技术和装置。在一些方面，这些技术和装置使得专用组件的裸片大小能够有所减小，这在许多情况下降低了生产成本或者提高了性能。在一些方面，该技术和装置能够通过放弃专用的随机访问存储器(RAM)同时仍然使得专用组件执行其操作而减小裸片大小。具有高速缓存配置的存储器在操作期间被重新配置为RAM配置，并且随后在操作完成时被配置回高速缓存配置，而不是使用专用RAM。由于专用组件已经包括了具有高速缓存配置的存储器，所以对该存储器进行重新配置而不是包括专用RAM减小了应用组件的裸片大小。
例如，考虑针对诸如还包括蜂窝或基带处理器的智能电话之类的移动设备所定制的专用组件。当该智能电话被首次开机或者当从休眠或待机状态恢复时，该智能电话的操作系统可以由专用组件进行引导或恢复。该专用组件常规地包括具有引导代码的只读存储器(ROM)(引导ROM)、将引导代码加载至其中的随机访问存储器(RAM)、具有操作系统镜像的引导设备以及用于执行加载到RAM之中的引导代码的处理器。针对该专用组件，处理器将引导代码加载到RAM中并且随后执行来自RAM的该引导代码以检测引导设备、配置引导设备、对操作系统进行认证并且引导操作系统。
然而，该技术和装置使得专用组件能够在不使用常规RAM的情况下引导操作系统。反而，被配置为L2高速缓存配置的存储器在引导处理之前或期间被重新配置为静态RAM(SRAM)配置。引导代码被加载到处于SRAM配置的存储器中，其随后由处理器所执行以引导操作系统。在操作系统被引导之后，该存储器被切换回L2高速缓存配置。通过如此，该技术和装置使得专用组件能够以较少的存储器构建，这允许较小的裸片大小并降低成本。
以下讨论描述了操作环境，可以在该操作环境中采用的技术，以及能够在其中体现操作环境的组件的片上系统(SoC)。在以下讨论中，仅通过示例参考操作环境。
操作环境
图1图示了操作环境100的示例，其具有专用组件102和引导设备104，它们均被配置为通过数据总线106进行通信，该数据总线106诸如为集成电路至集成电路(I2C)总线、低引脚数(LPC)总线、串行外设互连(SPI)总线、通用异步接收器/发射器(UART)总线、单线路(1-wire)总线等。
专用组件102包括一个或多个微处理器108、可切换存储器110、引导只读存储器(引导ROM)112和控制器114。微处理器108可以是单核或多核的任意适当类型的处理器，其用于执行与专用组件102的程序和/或操作系统相关联的指令或代码。微处理器108可以利用诸如硅和其它半导体的任意适当材料进行构造或构建。可切换存储器110是被配置为在诸如处理器高速缓存配置和随机访问存储器(RAM)配置的至少两种配置之间进行切换的存储器。引导ROM112可以从任意适当的非易失性存储器进行配置，诸如可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)等。引导ROM112包括引导代码，在被执行时，该引导代码帮助引导与专用组件102相关联的系统。注意，专用组件102至少部分被定制以利于具体应用，在以上所提到的示例中其被定制以引导智能电话的操作系统。
然而，该技术和装置并不局限于针对智能电话所定制的专用组件。反而，各种类型的专用组件都可以结合这里所描述的技术一起使用以便在各种电子或计算设备中进行部署。例如，专用组件可以被配置为集成电路(ASIC)、片上系统(SoC)或专用标准产品(ASSP)。可以在其中部署这些专用组件的设备包括打印机、相机、复印机、传真机、家用电器、游戏设备、移动互联网设备、电视机、电子相框等。在一些情况下，专用组件可以在利用最小的重新配置甚至没有重新配置的情况下在多个此类设备中进行部署。
控制器114被配置为诸如在处理器高速缓存配置和随机访问存储器(RAM)配置之间进行动态切换而将可切换存储器110在配置之间进行切换。控制器114可以以各种方式来实现，诸如存储在引导ROM112中以便由微处理器108、状态机、硬件(例如，逻辑电路)、固件或其任意适当组合所执行的可执行代码。控制器114如何使用和实施是有所变化的，并且在下文中更为详细地进行描述。
引导设备104存储专用组件102的操作固件或操作系统。在该特定示例中，引导设备104存储操作系统镜像116。引导设备104可以从任意适当类型的硬件存储器或存储器设备进行配置，诸如非易失性RAM(NVRAM)、EEPROM、闪存等。固件或操作系统可以以各种方式被引导设备104所存储，诸如作为操作系统镜像、固件模块、伪代码等。备选地或附加地，引导设备104的内容能够在安全执行环境中进行执行之前被认证为是安全或置信的代码。虽然在示例环境100中被示为单独的实体，但是引导设备104和专用组件102在这里所公开的技术和装置的其它方面中可以是物理集成的。
处理器高速缓存和随机访问存储器之间的切换
以下讨论描述了用于将存储器在处理器高速缓存与随机访问存储器(RAM)配置之间进行切换的技术。这些技术可以使用之前所描述的环境(诸如图1的控制器114)来实施。这些技术包括图2、图3、图5和/或图6中所图示的方法，它们均被示为由一个或多个实体所执行的操作集。这些方法并非必然局限于用于执行操作而示出的顺序。另外，无论是由相同实体、单独实体还是其组合来执行，这些方法都可以整体或部分地互相结合使用。在以下讨论的部分中，将通过示例参考图1的操作环境100。这样的参考并非被认为是局限于操作环境100而是作为对各种示例之一的说明。
图2图示了用于在处理器高速缓存和随机访问存储器之间进行切换的方法200。在202，响应于掉电事件或上电事件而将可切换存储器从处理器高速缓存配置动态切换至随机访问存储器(RAM)配置。掉电事件可以包括软重启或硬重启、进入低功率状态(例如，待机或休眠模式)、完全系统关机等。上电事件可以包括上电重启(硬或软)、重新引导、冷机引导(例如，从关机状态系统启动)、热机引导、从待机或休眠模式恢复等。考虑图1的控制器114接收到发生或即将发生掉电事件的指示的情形。假设该掉电事件指示计算系统(例如，台式计算机、智能电话、膝上型计算机、平板计算机、游戏系统等)正在或即将进入低功率或无供电状态，诸如休眠或待机状态。在这种情况下，控制器114在进入休眠或待机状态之前将可切换存储器110从当前的处理器高速缓存配置切换至RAM配置而为计算系统将被引导的后续上电事件进行准备。
控制器114可以另外响应于诸如重启或系统启动之类的上电事件进行行动以将可切换存储区切换至RAM配置。在这种情况下，控制器114在准备从引导ROM112执行引导代码时将可切换存储器110从现有的处理器高速缓存配置动态切换至RAM配置。控制器114可以以其进行行动以在诸如二级处理器高速缓存配置(L2配置)到静态RAM(SRAM)配置之类的配置之间进行切换的各种方式作为以下图5和图6的方法500和600的一部分详细给出。
在204，在可切换存储器处于RAM配置的同时将引导代码从非易失性存储器加载到可切换存储器中。该非易失性存储器可以是如以上所描述的被配置为存储引导代码的引导ROM。例如，控制器114将来自引导ROM112的引导代码从引导ROM112加载到可切换存储器110中而有效使得微处理器108能够执行该引导代码。在某些情况下，操作系统镜像可以被存储在闪存中的引导设备104上。在这样的情况下，控制器114可以使用快闪控制器来加载操作系统镜像116。作为引导计算系统的一部分，控制器114还可以对操作系统镜像116进行认证。
在206，在可切换存储器被配置为RAM配置的同时从该可切换存储器执行引导代码。引导代码的执行可以有效用于引导专用组件的操作系统或固件。该操作系统或固件可以存储在引导设备中，诸如处于专用组件内部或外部的快闪或EEPROM模块。在一些情况下，操作系统或固件可以在引导之前被认证为置信或安全。继续当前示例，微处理器108从可切换存储器110执行引导代码以认证并引导来自引导设备104的操作系统镜像116。
在208，响应于引导操作系统，将可切换存储器从RAM配置动态切换至处理器高速缓存配置。在如此操作时，控制器114可以使得可切换存储器能够在其之前的配置中使用。例如，在执行操作系统的同时，微处理器108可以使用可切换存储器110作为与操作系统或其它程序的执行相关联的数据或指令的高速缓存。
总结该示例，微处理器108访问处于处理器高速缓存配置之中的可切换存储器110的数据。这在210进行图示，其中在将可切换存储器从RAM配置动态切换至处理器高速缓存配置之后，使得可切换存储器能够在处理器高速缓存配置中使用。如以上所提到的，以下详细给出控制器114能够进行行动以在配置之间进行切换的各种方式。
图3图示了用于部分通过将可切换存储器从处理器高速缓存配置切换至RAM配置而引导操作系统的方法300。在以下讨论的部分中，将作为示例参考图1的操作环境100和图4的实体。这样的参考并非被理解为局限于图1或图4，而是被作为对各个示例之一的说明。
在302，响应于上电事件，将可切换存储器从处理器高速缓存配置切换至RAM配置。该上电事件可以是重启、冷机引导或者从诸如睡眠或休眠状态的低功率模式恢复。
作为示例，在图4的应用处理器402的环境中考虑方法300，该应用处理器402是图1的专用组件102的示例。应用处理器402包括均属于图1的引导ROM112和控制器114，以及可切换存储器110的示例，其在这里是可切换的二级(L2)处理器高速缓存404。应用处理器402还包括双倍数据速率同步DRAM控制器406(DDR控制器406)、一级(L1)执行变换旁视缓冲器(ITLB或简称为I)处理器高速缓存408、一级(L1)读/写变换旁视缓冲器(DTLB或简称为D)高速缓存410以及快闪控制器412。快闪控制器412被配置为控制外部快闪414。DDR控制器406被配置为控制双倍数据速率同步DRAM416(DDR存储器416)。
控制器114被配置为与蜂窝处理器418进行通信和/或整体或部分地使用其来执行。在302，诸如由应用处理器402的电源管理子系统(未示出)检测上电事件。这里，对L2高速缓存404进行配置以使得其配置能够有所改变，包括在引导处理期间动态改变(或在掉电序列期间逆向改变)。在302，控制器114将被配置为处理器高速缓存的L2高速缓存404切换至静态随机访问存储器(SRAM)配置。虽然方法并未要求以特定方式切换该配置，但是考虑到方法500，其提供了示出可以如何执行配置从L2高速缓存配置到SRAM配置的这种切换的详细实施例。下面详细描述方法500。
在304，将引导代码从非易失性存储器设备加载到被配置为RAM配置的可切换存储器中。这里，引导代码被从引导ROM112加载到应用处理器402的L2处理器高速缓存404中。
在306，执行引导代码中的第一部分有效用于检测和配置引导设备。该引导设备可以存储专用组件的操作系统、操作系统镜像或固件。该引导设备可以从任意适当类型的存储器或存储器模块进行配置，诸如EEPROM或闪存。继续当前实施方式，应用处理器402执行来自L2高速缓存404的引导代码有效用于检测和配置外部快闪414。这里，快闪控制器412在外部快闪414的检测和配置中被用作应用处理器402，如目前所配置的，其无法直接访问闪存414。
可选地，在308，执行引导代码中的第二部分有效用来将引导设备的操作系统镜像认证为置信或安全。在一些情况下，在认证失败时可以防止对引导设备的内容进行执行或引导。在其它情况下，可以进行引导或执行，同时失败认证的指示被呈现给用户或者报告给安全策略管理员。在该示例的环境中，应用处理器402执行附加引导代码以对外部快闪414中存储的操作系统镜像进行认证。
在310，执行引导代码中的第三部分有效用于从引导设备引导操作系统镜像。虽然也可以包括诸如用于执行控制器114的操作的可执行指令之类的其它代码，但是如所提到的，引导代码包括至少一些有效用于引导操作系统的代码。在操作系统镜像存储在外部快闪414上的当前示例中，从可切换存储器执行ROM代码有效用来经由快闪控制器412从外部快闪414引导操作系统镜像。
在312，在从引导设备引导操作系统镜像之后，可切换存储器从SRAM配置切换至处理器高速缓存配置。这允许可切换存储器的其它使用，这里是允许可切换存储器被用作处理器高速缓存。总结该示例，控制器114从用来引导应用处理器402的操作系统的SRAM配置将L2高速缓存404配置回到L2高速缓存配置。考虑如以下所描述的方法600，其提供了示出可以如何执行配置从SRAM配置回到L2高速缓存配置的这种切换的详细实施例。
注意，无论是根据方法200、方法300还是其组合，该技术可以整体或部分地执行计算系统的置信或非置信引导(例如，操作308)。
图5图示了用于从L2处理器高速缓存配置切换至SRAM配置的方法500。方法500仅是该技术可以对可切换存储器的配置进行切换的一种示例方式。如所提到的，在一些情况下，这通过减少专用组件上的存储器而允许较低的成本或较高的性能。
在502，可切换存储器的控制寄存器的使能位被写入以禁用作为L2高速缓存的可切换存储器。在504，使用“clean all”指令清除可切换存储器。在506，清除可切换存储器的配置寄存器中的选择位。在508，“invalidate a11”指令被用于使得作为L2高速缓存的可切换存储器无效。在510，方法500等待可切换存储器变为空闲。在512，对可切换存储器的配置寄存器中的SRAM选择位进行设置。在514，针对SRAM配置可切换存储器的库(bank)。
图6描绘了用于从SRAM配置切换至L2处理器高速缓存配置的方法600。方法600仅是该技术可以切换可切换存储器的配置的一种示例方式。
在602，来自可切换存储器的库的数据被复制到另一个存储器。因此，针对SRAM进行配置的L2高速缓存404的库中的数据被复制到诸如应用处理器402外部的另一个存储器，诸如通过DDR控制器406被复制到DDR416或者通过快闪控制器412被复制到外部快闪414。在604，禁用可切换存储器的库。在606，清除L2选择位。在608，清除控制器寄存器中的L2高速缓存使能位。在610，使用L2高速缓存“invalidate all”指令使得可切换存储器无效。
虽然方法500和方法600通过与可切换存储器相关联的各个寄存器中的特定位并且使用特定指令来执行，但是这些旨在作为示例而并非将方法500或方法600或者方法200或方法300限制为这些说明性示例。还预见到备选方面，诸如与监视和/或控制专用组件的功率状态变换相关联的逻辑电路或状态机的使用。
片上系统
图7图示了能够实施以上所描述的各个方面的片上系统(SoC)700。SoC可以在任意适当设备中实施，诸如视频游戏机、支持IP的电视机、台式计算机、膝上型计算机、平板计算机、智能电话、服务器、支持网络的打印机、机顶盒、打印机、扫描仪、相机、相框和/或移动互联网设备。
SoC700可以与电子电路、微处理器、存储器、输入-输出(I/O)逻辑控件、通信接口和组件、其它硬件、固件和/或软件进行集成。SoC700还可以包括将SoC的各个组件进行耦合以便在组件之间进行数据通信的集成数据总线(未示出)。
在该示例中，SoC700包括各种组件，诸如输入-输出(I/O)逻辑控件702(例如，包括电子电路)和微处理器704(例如，任意的微控制器或数字信号处理器)。SoC700还包括存储器706，其可以为任意类型的RAM、低延时非易失性存储器(例如，闪存)、ROM和/或其它适当电子数据存储。SoC700还可以包括各种固件和/或软件，诸如操作系统708，其可以是由存储器706所保存并且由微处理器704所执行的计算机可执行指令。SoC700还可以包括其它各种通信接口和组件、通信组件、其它硬件、固件和/或软件。
SoC700包括可切换存储器110、引导ROM112和控制器114。这些各种组件、功能和/或实体及其相对应功能的示例参考图1和图4所示的环境100的相应组件进行描述。控制器114和其它组件可以被实施为结合SoC700的I/O逻辑控件702和/或其它信号处理和控制电路所实施的硬件、固件、固定逻辑电路或者其任意组合。
虽然已经以特定于结构特征和/或方法操作的语言对主题进行了描述，但是所要理解的是，所附权利要求书中所限定的主题并非必然局限于以上所描述的包括它们所执行的顺序在内的具体特征或操作。

Claims (20)

1.一种片上系统(SoC)，包括：
可切换存储器，被配置为在处理器高速缓存配置和随机访问存储器(RAM)配置之间进行切换；以及
控制器，被配置为：
响应于掉电事件或上电事件而将所述可切换存储器从所述处理器高速缓存配置动态切换至所述RAM配置；
在所述可切换存储器处于RAM配置的同时将引导代码从非易失性存储器加载到所述可切换存储器中；
在所述可切换存储器处于所述RAM配置时执行来自所述可切换存储器的所述引导代码以有效用于引导所述SoC的操作系统；以及
响应于引导所述SoC的所述操作系统而将所述可切换存储器从所述RAM配置动态切换至所述处理器高速缓存配置。
2.根据权利要求1的片上系统，其中所述非易失性存储器是所述SoC内被配置为存储所述引导代码的引导只读存储器(ROM)。
3.根据权利要求2的片上系统，其中所述SoC并不包括专用于执行所述引导代码的随机访问存储器。
4.根据权利要求1的片上系统，其中所述控制器进一步被配置为响应于所述掉电事件并且在所述上电事件之前将所述可切换存储器从所述处理器高速缓存配置动态切换至所述RAM配置，所述掉电事件是休眠或待机模式，所述上电事件是重启或冷机引导。
5.根据权利要求1的片上系统，其中所述控制器进一步被配置为响应于所述上电事件而将所述可切换存储器从所述处理器高速缓存配置动态切换至所述RAM配置，所述上电事件是从休眠模式或待机模式重启。
6.根据权利要求1的片上系统，其中执行所述引导代码有效用于从引导设备引导所述SoC的所述操作系统，所述引导设备被配置为存储所述操作系统的操作系统镜像。
7.根据权利要求6的片上系统，其中所述SoC进一步包括快闪控制器，所述引导设备包括闪存，并且其中引导所述SoC的所述操作系统包括使用所述快闪控制器访问来自所述闪存的所述操作系统镜像。
8.根据权利要求1的片上系统，其中所述控制器进一步被配置为在将所述可切换存储器从所述RAM配置动态切换至所述处理器高速缓存配置之后，在所述可切换存储器处于所述处理器高速缓存配置中的同时使用或启用所述可切换存储器。
9.根据权利要求1的片上系统，其中所述处理器高速缓存配置是二级(L2)配置并且所述RAM配置是静态RAM(SRAM)配置，并且所述控制器进一步被配置为通过以下操作而将所述存储器从所述L2高速缓存配置动态切换至所述SRAM配置：
通过对控制寄存器中的使能位进行写入而禁用作为L2高速缓存的所述可切换存储器；
清除所述可切换存储器；
清除配置寄存器中的只读存储器(ROM)选择位；
使得作为L2高速缓存的所述可切换存储器无效；
等待所述可切换存储器变为空闲；
设置所述配置寄存器中的所述RAM选择位；以及
针对SRAM对所述可切换存储器的库进行配置。
10.根据权利要求1的片上系统，其中所述处理器高速缓存配置是二级(L2)配置并且所述RAM配置是静态RAM(SRAM)配置，并且所述控制器进一步被配置为通过以下操作而将所述存储器从所述SRAM配置动态切换至所述L2高速缓存配置：
将数据从所述可切换存储器的库复制到第二存储器；
禁用所述可切换存储器的所述库；
清除L2选择位；
清除控制寄存器中的所述L2高速缓存使能位；以及
使得所述可切换存储器无效。
11.根据权利要求10的片上系统，其中所述第二存储器是所述SoC外部的动态RAM(DRAM)或闪存。
12.一种方法，包括
响应于上电事件而将可切换存储器从处理器高速缓存配置切换至随机访问存储器(RAM)配置；
将引导代码从非易失性存储器加载到被配置为所述RAM配置的所述可切换存储器；
执行来自所述可切换存储器的所述引导代码的第一部分以有效用于检测并配置具有操作系统镜像的引导设备；
执行来自所述可切换存储器的所述引导代码的第二部分以有效用于从所述引导设备引导所述操作系统镜像；以及
在从所述引导设备引导所述操作系统镜像之后，将所述可切换存储器从所述RAM配置切换至所述处理器高速缓存配置。
13.根据权利要求12的方法，其中所述上电事件是重启、冷机引导、从待机模式恢复或者从休眠模式恢复。
14.根据权利要求12的方法，其中所述处理器高速缓存配置是二级(L2)高速缓存配置并且所述RAM配置是静态RAM(SRAM)配置。
15.根据权利要求14的方法，其中将所述可切换存储器从所述处理器高速缓存配置切换至所述RAM配置包括：
通过对控制寄存器中的使能位进行写入而禁用作为L2高速缓存的所述可切换存储器；
清除所述可切换存储器；
清除配置寄存器中的RAM选择位；
使得作为L2高速缓存的所述可切换存储器无效；
等待所述可切换存储器变为空闲；
设置所述配置寄存器中的所述RAM选择位；以及
针对SRAM对所述可切换存储器的库进行配置。
16.根据权利要求14的方法，其中将所述可切换存储器从所述RAM配置切换至所述处理器高速缓存配置包括：
将数据从所述可切换存储器的库复制到第二存储器；
禁用所述可切换存储器的所述库；
清除L2选择位；
清除控制寄存器中的L2高速缓存使能位；以及
使得所述可切换存储器无效。
17.根据权利要求16的方法，其中所述第二存储器是所述可切换存储器集成于其中的片上系统外部的动态RAM(DRAM)或闪存。
18.根据权利要求12的方法，其中所述方法由专用集成电路(ASIC)、片上系统(SoC)、应用处理器或蜂窝处理器执行。
19.根据权利要求12的方法，其中所述引导设备包括闪存，并且执行来自所述可切换存储器的所述引导代码的所述第二部分有效用于使用快闪控制器从所述引导设备引导所述操作系统镜像。
20.根据权利要求12的方法，进一步包括在引导所述操作系统镜像之前执行来自所述可切换存储器的所述引导代码的另一部分以有效用于将所述操作系统镜像认证为置信操作系统镜像。
CN201280033662.8A 2011-07-29 2012-07-19 处理器高速缓存与随机访问存储器之间的切换 Active CN103649911B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201161513443P 2011-07-29 2011-07-29
US61/513,443 2011-07-29
US13/552,421 2012-07-18
US13/552,421 US9141394B2 (en) 2011-07-29 2012-07-18 Switching between processor cache and random-access memory
PCT/US2012/047429 WO2013019423A1 (en) 2011-07-29 2012-07-19 Switching between processor cache and random-access memory

Publications (2)

Publication Number Publication Date
CN103649911A true CN103649911A (zh) 2014-03-19
CN103649911B CN103649911B (zh) 2017-02-15

Family

ID=47598254

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280033662.8A Active CN103649911B (zh) 2011-07-29 2012-07-19 处理器高速缓存与随机访问存储器之间的切换

Country Status (5)

Country Link
US (1) US9141394B2 (zh)
EP (1) EP2737399B1 (zh)
JP (1) JP6137700B2 (zh)
CN (1) CN103649911B (zh)
WO (1) WO2013019423A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107608633A (zh) * 2017-09-25 2018-01-19 郑州云海信息技术有限公司 一种存储设备存储管理方法及相关装置
CN107622600A (zh) * 2017-09-21 2018-01-23 深圳怡化电脑股份有限公司 图像镜像数据的生成方法、装置及自动柜员机
CN110633223A (zh) * 2019-09-18 2019-12-31 北京机电工程研究所 面向高速信号平台的多级内存管理方法
CN111338984A (zh) * 2020-02-25 2020-06-26 大唐半导体科技有限公司 一种Cache RAM与Retention RAM数据高速交换架构及其方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8307180B2 (en) 2008-02-28 2012-11-06 Nokia Corporation Extended utilization area for a memory device
WO2010033497A1 (en) 2008-09-18 2010-03-25 Marvell World Trade Ltd. Preloading applications onto memory at least partially during boot up
US8874824B2 (en) 2009-06-04 2014-10-28 Memory Technologies, LLC Apparatus and method to share host system RAM with mass storage memory RAM
US9141394B2 (en) 2011-07-29 2015-09-22 Marvell World Trade Ltd. Switching between processor cache and random-access memory
US9436629B2 (en) 2011-11-15 2016-09-06 Marvell World Trade Ltd. Dynamic boot image streaming
CN103197933A (zh) * 2012-01-06 2013-07-10 华硕电脑股份有限公司 计算机及其快速启动方法
US9417998B2 (en) 2012-01-26 2016-08-16 Memory Technologies Llc Apparatus and method to provide cache move with non-volatile mass memory system
US9311226B2 (en) 2012-04-20 2016-04-12 Memory Technologies Llc Managing operational state data of a memory module using host memory in association with state change
KR20140083530A (ko) * 2012-12-26 2014-07-04 삼성전자주식회사 하드웨어를 디버깅하는 부트 쉘을 포함하는 시스템온칩 및 이의 구동 방법
US9575768B1 (en) 2013-01-08 2017-02-21 Marvell International Ltd. Loading boot code from multiple memories
KR20140109128A (ko) * 2013-03-05 2014-09-15 삼성전자주식회사 데이터 리드 방법과 상기 방법을 수행할 수 있는 장치들
US9736801B1 (en) 2013-05-20 2017-08-15 Marvell International Ltd. Methods and apparatus for synchronizing devices in a wireless data communication system
US9521635B1 (en) 2013-05-21 2016-12-13 Marvell International Ltd. Methods and apparatus for selecting a device to perform shared functionality in a deterministic and fair manner in a wireless data communication system
JP6179228B2 (ja) * 2013-07-09 2017-08-16 株式会社リコー 情報処理装置、画像処理システム及び制御プログラム
KR102117511B1 (ko) * 2013-07-30 2020-06-02 삼성전자주식회사 프로세서 및 메모리 제어 방법
EP3028145A1 (en) 2013-07-31 2016-06-08 Marvell World Trade Ltd. Parallelizing boot operations
WO2015089488A1 (en) 2013-12-12 2015-06-18 Memory Technologies Llc Channel optimized storage modules
US9846583B2 (en) * 2015-12-15 2017-12-19 Xilinx, Inc. Hardware power-on initialization of an SoC through a dedicated processor
EP3427435A1 (en) 2016-03-08 2019-01-16 Marvell World Trade Ltd. Methods and apparatus for secure device authentication
US11175981B1 (en) * 2018-03-29 2021-11-16 Keep Security LLC Systems and methods for dynamic self correcting secure computer systems
US11231988B1 (en) 2018-03-29 2022-01-25 Keep Security, Llc Systems and methods for secure deletion of information on self correcting secure computer systems
US11669389B1 (en) 2018-03-29 2023-06-06 Keep Security, Llc Systems and methods for secure deletion of information on self correcting secure computer systems
US11263074B1 (en) 2018-03-29 2022-03-01 Keep Security, Llc Systems and methods for self correcting secure computer systems
US10579465B1 (en) 2018-03-29 2020-03-03 Keep Security LLC Systems and methods for self correcting secure computer systems
US11113403B2 (en) * 2019-04-09 2021-09-07 Cisco Technology, Inc. Split chain of trust for secure device boot
US11237841B2 (en) * 2019-08-21 2022-02-01 Micron Technology, Inc. Configurable media structure
US20210110043A1 (en) * 2020-12-23 2021-04-15 Intel Corporation Platform firmware boot mechanism
US11635968B2 (en) * 2021-09-15 2023-04-25 International Business Machines Corporation Using idle caches as a backing store for boot code

Family Cites Families (125)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5155833A (en) * 1987-05-11 1992-10-13 At&T Bell Laboratories Multi-purpose cache memory selectively addressable either as a boot memory or as a cache memory
DE69128565T2 (de) 1990-06-25 1998-06-04 Nec Corp Mikrorechner ausgestattet mit einer DMA-Steuerung
CA2065979C (en) 1991-06-10 1999-01-19 Stephen Patrick Thompson Mode dependent minimum fifo fill level controls processor access to video memory
GB9215619D0 (en) 1992-07-23 1992-09-09 Ncr Int Inc Method and apparatus for transmitting digital data packets on a wireless channel
GB2277816B (en) 1993-05-04 1997-09-03 Motorola Inc Data communication system
US5481733A (en) 1994-06-15 1996-01-02 Panasonic Technologies, Inc. Method for managing the power distributed to a disk drive in a laptop computer
JPH0876872A (ja) 1994-09-07 1996-03-22 Canon Inc コンピュータ装置
US5771356A (en) 1995-01-04 1998-06-23 Cirrus Logic, Inc. Apparatus for controlling FIFO buffer data transfer by monitoring bus status and FIFO buffer thresholds
US5802278A (en) 1995-05-10 1998-09-01 3Com Corporation Bridge/router architecture for high performance scalable networking
US5673416A (en) 1995-06-07 1997-09-30 Seiko Epson Corporation Memory request and control unit including a mechanism for issuing and removing requests for memory access
JPH0944418A (ja) 1995-07-21 1997-02-14 Internatl Business Mach Corp <Ibm> 情報処理システム及びその制御方法
US5884099A (en) 1996-05-31 1999-03-16 Sun Microsystems, Inc. Control circuit for a buffer memory to transfer data between systems operating at different speeds
JPH10187285A (ja) * 1996-12-27 1998-07-14 Nec Eng Ltd マイクロプロセッサ
JPH10320302A (ja) 1997-05-22 1998-12-04 Hitachi Ltd 情報処理装置
US6678790B1 (en) * 1997-06-09 2004-01-13 Hewlett-Packard Development Company, L.P. Microprocessor chip having a memory that is reconfigurable to function as on-chip main memory or an on-chip cache
US5953020A (en) 1997-06-30 1999-09-14 Ati Technologies, Inc. Display FIFO memory management system
US6564318B1 (en) 1997-12-10 2003-05-13 Phoenix Technologies Ltd. Method and apparatus for execution of an application during computer pre-boot operation and post-boot under normal OS control
US6092108A (en) 1998-03-19 2000-07-18 Diplacido; Bruno Dynamic threshold packet filtering of application processor frames
JP4470321B2 (ja) 1998-04-03 2010-06-02 味の素株式会社 抗腫瘍剤
US6463509B1 (en) 1999-01-26 2002-10-08 Motive Power, Inc. Preloading data in a cache memory according to user-specified preload criteria
US6145069A (en) 1999-01-29 2000-11-07 Interactive Silicon, Inc. Parallel decompression and compression system and method for improving storage density and access speed for non-volatile memory and embedded memory devices
US6522628B1 (en) 1999-03-01 2003-02-18 Cisco Technology, Inc. Method and system for managing transmission resources in a wireless communication network
JP3792066B2 (ja) 1999-03-31 2006-06-28 シャープ株式会社 低消費電力周辺機器
US6330626B1 (en) 1999-05-05 2001-12-11 Qlogic Corporation Systems and methods for a disk controller memory architecture
US7457897B1 (en) 2004-03-17 2008-11-25 Suoer Talent Electronics, Inc. PCI express-compatible controller and interface for flash memory
US6601167B1 (en) * 2000-01-14 2003-07-29 Advanced Micro Devices, Inc. Computer system initialization with boot program stored in sequential access memory, controlled by a boot loader to control and execute the boot program
US20010047473A1 (en) 2000-02-03 2001-11-29 Realtime Data, Llc Systems and methods for computer initialization
US6823472B1 (en) 2000-05-11 2004-11-23 Lsi Logic Corporation Shared resource manager for multiprocessor computer system
JP4155545B2 (ja) 2000-09-25 2008-09-24 株式会社東芝 コンピュータシステムおよびデータ転送制御方法
US6546472B2 (en) 2000-12-29 2003-04-08 Hewlett-Packard Development Company, L.P. Fast suspend to disk
JP2002215409A (ja) 2001-01-15 2002-08-02 Nec Corp ダウンロードシステム、携帯情報端末及びプログラム管理装置
US7055038B2 (en) 2001-05-07 2006-05-30 Ati International Srl Method and apparatus for maintaining secure and nonsecure data in a shared memory system
US20030014368A1 (en) 2001-07-09 2003-01-16 Travelers Express Inc. Systems, methods and apparatus for secure printing of negotiable instruments
US6832280B2 (en) 2001-08-10 2004-12-14 Freescale Semiconductor, Inc. Data processing system having an adaptive priority controller
US7103788B1 (en) 2001-10-31 2006-09-05 Microsoft Corporation Selective suspension of bus devices
US7065651B2 (en) 2002-01-16 2006-06-20 Microsoft Corporation Secure video card methods and systems
JP2003281078A (ja) 2002-03-22 2003-10-03 Ricoh Co Ltd Ｄｍａコントローラ
US7496952B2 (en) 2002-03-28 2009-02-24 International Business Machines Corporation Methods for authenticating a user's credentials against multiple sets of credentials
US7266842B2 (en) 2002-04-18 2007-09-04 International Business Machines Corporation Control function implementing selective transparent data authentication within an integrated system
US6954852B2 (en) 2002-04-18 2005-10-11 Ardence, Inc. System for and method of network booting of an operating system to a client computer using hibernation
US6715085B2 (en) 2002-04-18 2004-03-30 International Business Machines Corporation Initializing, maintaining, updating and recovering secure operation within an integrated system employing a data access control function
US7089419B2 (en) 2002-04-18 2006-08-08 International Business Machines Corporation Control function with multiple security states for facilitating secure operation of an integrated system
US8335915B2 (en) 2002-05-14 2012-12-18 Netapp, Inc. Encryption based security system for network storage
JP4165123B2 (ja) 2002-05-31 2008-10-15 カシオ計算機株式会社 情報処理装置及びプログラム
US7322043B2 (en) 2002-06-20 2008-01-22 Hewlett-Packard Development Company, L.P. Allowing an electronic device accessing a service to be authenticated
US7017037B2 (en) 2002-06-27 2006-03-21 Microsoft Corporation Apparatus and method to decrease boot time and hibernate awaken time of a computer system utilizing disk spin-up-time
US7194638B1 (en) 2002-09-27 2007-03-20 Cypress Semiconductor Corporation Device and method for managing power consumed by a USB device
US6901298B1 (en) 2002-09-30 2005-05-31 Rockwell Automation Technologies, Inc. Saving and restoring controller state and context in an open operating system
US20040103272A1 (en) * 2002-11-27 2004-05-27 Zimmer Vincent J. Using a processor cache as RAM during platform initialization
KR100557590B1 (ko) 2002-12-26 2006-03-03 주식회사 하이닉스반도체 반도체 메모리 장치의 오토 리프레시 제어회로
US6711447B1 (en) 2003-01-22 2004-03-23 Intel Corporation Modulating CPU frequency and voltage in a multi-core CPU architecture
TW200415464A (en) 2003-02-12 2004-08-16 Acard Technology Corp SATA flash memory device
US7231468B2 (en) 2003-06-06 2007-06-12 Intel Corporation Future activity list for peripheral bus host controller
US20040257462A1 (en) 2003-06-17 2004-12-23 Goris Andrew C. Digital camera and method for slowing, delay and/or suspending advanced processing during low battery conditions to conserve battery charge
JP2005011120A (ja) 2003-06-19 2005-01-13 Sony Corp 情報処理方法及び装置
TWI225200B (en) 2003-06-24 2004-12-11 Lite On Technology Corp Fast wake-up wireless signal receiving device
US8000284B2 (en) 2003-07-15 2011-08-16 Qualcomm Incorporated Cooperative autonomous and scheduled resource allocation for a distributed communication system
US7412565B2 (en) 2003-08-18 2008-08-12 Intel Corporation Memory optimization for a computer system having a hibernation mode
JP2005085090A (ja) 2003-09-10 2005-03-31 Konica Minolta Business Technologies Inc 遠隔処理装置
US7571216B1 (en) 2003-10-02 2009-08-04 Cisco Technology, Inc. Network device/CPU interface scheme
US20050108171A1 (en) 2003-11-19 2005-05-19 Bajikar Sundeep M. Method and apparatus for implementing subscriber identity module (SIM) capabilities in an open platform
US20050138365A1 (en) 2003-12-19 2005-06-23 Bellipady Guruprashanth A. Mobile device and method for providing certificate based cryptography
US20050156925A1 (en) 2004-01-16 2005-07-21 Fong Ryan P. Graphical user interface for pre-boot operating environment
US20050177674A1 (en) 2004-02-11 2005-08-11 Infineon Technologies, Inc. Configurable embedded processor
US7840763B2 (en) 2004-03-12 2010-11-23 Sca Technica, Inc. Methods and systems for achieving high assurance computing using low assurance operating systems and processes
US7606230B1 (en) 2004-05-10 2009-10-20 Marvell International Ltd. Link aggregation for routed ports
US7484016B2 (en) 2004-06-30 2009-01-27 Intel Corporation Apparatus and method for high performance volatile disk drive memory access using an integrated DMA engine
TWI248617B (en) 2004-08-13 2006-02-01 Prolific Technology Inc Data storage device
US20060072748A1 (en) 2004-10-01 2006-04-06 Mark Buer CMOS-based stateless hardware security module
US20060075259A1 (en) 2004-10-05 2006-04-06 Bajikar Sundeep M Method and system to generate a session key for a trusted channel within a computer system
US7788670B2 (en) 2004-10-26 2010-08-31 Intel Corporation Performance-based workload scheduling in multi-core architectures
EP1653331B8 (en) * 2004-10-29 2012-03-14 ST-Ericsson SA An apparatus and method for entering and exiting low power mode
US7308591B2 (en) 2004-12-16 2007-12-11 International Business Machines Corporation Power management of multi-processor servers
US7937198B2 (en) 2004-12-29 2011-05-03 Snap-On Incorporated Vehicle or engine diagnostic systems supporting fast boot and reprogramming
US7533258B2 (en) 2005-01-07 2009-05-12 Cisco Technology, Inc. Using a network-service credential for access control
GB2425681A (en) 2005-04-27 2006-11-01 3Com Corporaton Access control by Dynamic Host Configuration Protocol snooping
US7287114B2 (en) 2005-05-10 2007-10-23 Intel Corporation Simulating multiple virtual channels in switched fabric networks
US7702825B2 (en) 2005-06-29 2010-04-20 Intel Corporation Enhancements to universal serial bus (USB) suspend and resume operations
US7366887B2 (en) 2005-07-11 2008-04-29 Lenovo (Singapore) Pte. Ltd. System and method for loading programs from HDD independent of operating system
US7818580B2 (en) 2005-08-09 2010-10-19 International Business Machines Corporation Control of port based authentication protocols and process to support transfer of connection information
US20070234028A1 (en) 2005-09-15 2007-10-04 Rothman Michael A Method and apparatus for quickly changing the power state of a data processing system
US7620746B2 (en) 2005-09-29 2009-11-17 Apple Inc. Functional DMA performing operation on DMA data and writing result of operation
US8139521B2 (en) 2005-10-28 2012-03-20 Interdigital Technology Corporation Wireless nodes with active authentication and associated methods
US7490177B2 (en) 2006-01-23 2009-02-10 Infineon Technologies Ag System method for performing a direct memory access for automatically copying initialization boot code in a new memory architecture
JP5282349B2 (ja) 2006-02-15 2013-09-04 富士通株式会社 マルチプロセッシングシステム
JP4125328B2 (ja) 2006-04-17 2008-07-30 キヤノン株式会社 電子機器、電子機器による周辺機器の制御方法、プログラム及び記憶媒体
US7640440B2 (en) 2006-04-25 2009-12-29 Apple Inc. Method and apparatus for facilitating device hibernation
US20070260905A1 (en) 2006-05-01 2007-11-08 Integration Associates Inc. Wireless controlled wake up
JP4791250B2 (ja) * 2006-05-19 2011-10-12 ルネサスエレクトロニクス株式会社 マイクロコンピュータおよびそのソフトウェア改竄防止方法
US7620784B2 (en) 2006-06-09 2009-11-17 Microsoft Corporation High speed nonvolatile memory device using parallel writing among a plurality of interfaces
US20070297606A1 (en) 2006-06-27 2007-12-27 Tkacik Thomas E Multiple key security and method for electronic devices
CN100504779C (zh) 2006-06-30 2009-06-24 联想(北京)有限公司 一种加速bios运行的方法
JP2008033436A (ja) 2006-07-26 2008-02-14 Toshiba Corp 情報処理装置および情報処理装置の制御方法
JP4992332B2 (ja) 2006-08-03 2012-08-08 富士通株式会社 ログイン管理方法及びサーバ
US7793103B2 (en) 2006-08-15 2010-09-07 Motorola, Inc. Ad-hoc network key management
US8413229B2 (en) 2006-08-21 2013-04-02 Citrix Systems, Inc. Method and appliance for authenticating, by an appliance, a client to access a virtual private network connection, based on an attribute of a client-side certificate
US8190917B2 (en) 2006-09-12 2012-05-29 International Business Machines Corporation System and method for securely saving and restoring a context of a secure program loader
US7873841B2 (en) 2006-10-30 2011-01-18 Sony Ericsson Mobile Communications Ab Method of maintaining a USB active state without data transfer
US20080108322A1 (en) 2006-11-03 2008-05-08 Motorola, Inc. Device and / or user authentication for network access
US8661520B2 (en) 2006-11-21 2014-02-25 Rajesh G. Shakkarwar Systems and methods for identification and authentication of a user
US7818389B1 (en) 2006-12-01 2010-10-19 Marvell International Ltd. Packet buffer apparatus and method
US8117478B2 (en) 2006-12-29 2012-02-14 Intel Corporation Optimizing power usage by processor cores based on architectural events
US8254568B2 (en) * 2007-01-07 2012-08-28 Apple Inc. Secure booting a computing device
JP4572205B2 (ja) * 2007-01-12 2010-11-04 Ｎｅｃインフロンティア株式会社 フラッシュメモリドライブ装置、その制御方法及びそのプログラム
US8095816B1 (en) 2007-04-05 2012-01-10 Marvell International Ltd. Processor management using a buffer
US8443187B1 (en) 2007-04-12 2013-05-14 Marvell International Ltd. Authentication of computing devices in server based on mapping between port identifier and MAC address that allows actions-per-group instead of just actions-per-single device
US8001592B2 (en) 2007-05-09 2011-08-16 Sony Computer Entertainment Inc. Methods and apparatus for accessing resources using a multiprocessor in a trusted mode
US7864720B2 (en) 2007-06-01 2011-01-04 Intel Corporation Power management for wireless devices
US20080313462A1 (en) 2007-06-13 2008-12-18 Meiyuan Zhao Apparatus and method for deriving keys for securing peer links
US7546409B2 (en) 2007-06-28 2009-06-09 Intel Corporation Deferring peripheral traffic with sideband control
US8321706B2 (en) 2007-07-23 2012-11-27 Marvell World Trade Ltd. USB self-idling techniques
US8156322B2 (en) 2007-11-12 2012-04-10 Micron Technology, Inc. Critical security parameter generation and exchange system and method for smart-card memory modules
US8171309B1 (en) 2007-11-16 2012-05-01 Marvell International Ltd. Secure memory controlled access
US7898857B2 (en) 2008-03-20 2011-03-01 Micron Technology, Inc. Memory structure having volatile and non-volatile memory portions
US8433936B2 (en) 2008-04-04 2013-04-30 Advanced Micro Devices, Inc. USB power conservation method and apparatus
US7995596B2 (en) 2008-05-13 2011-08-09 Netlogic Microsystems, Inc. System and method for offloading packet protocol encapsulation from software
US8621144B2 (en) 2008-06-26 2013-12-31 Intel Corporation Accelerated resume from hibernation in a cached disk system
US8510560B1 (en) 2008-08-20 2013-08-13 Marvell International Ltd. Efficient key establishment for wireless networks
US8156320B2 (en) 2008-08-27 2012-04-10 Wireless Silicon Group, Llc Method and apparatus for fast booting a portable computing device allowing for immediate operation
WO2010033497A1 (en) 2008-09-18 2010-03-25 Marvell World Trade Ltd. Preloading applications onto memory at least partially during boot up
US8443211B2 (en) 2009-01-05 2013-05-14 Marvell World Trade Ltd. Hibernation or suspend using a non-volatile-memory device
KR101543581B1 (ko) * 2009-02-25 2015-08-11 삼성전자주식회사 시스템 온 칩 및 이를 포함하는 전자 시스템
US8855194B2 (en) 2011-05-09 2014-10-07 Texas Instruments Incorporated Updating non-shadow registers in video encoder
US9141394B2 (en) 2011-07-29 2015-09-22 Marvell World Trade Ltd. Switching between processor cache and random-access memory
US9436629B2 (en) 2011-11-15 2016-09-06 Marvell World Trade Ltd. Dynamic boot image streaming

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107622600A (zh) * 2017-09-21 2018-01-23 深圳怡化电脑股份有限公司 图像镜像数据的生成方法、装置及自动柜员机
CN107608633A (zh) * 2017-09-25 2018-01-19 郑州云海信息技术有限公司 一种存储设备存储管理方法及相关装置
CN107608633B (zh) * 2017-09-25 2020-09-18 苏州浪潮智能科技有限公司 一种存储设备存储管理方法及相关装置
CN110633223A (zh) * 2019-09-18 2019-12-31 北京机电工程研究所 面向高速信号平台的多级内存管理方法
CN110633223B (zh) * 2019-09-18 2021-07-13 北京机电工程研究所 面向高速信号平台的多级内存管理方法
CN111338984A (zh) * 2020-02-25 2020-06-26 大唐半导体科技有限公司 一种Cache RAM与Retention RAM数据高速交换架构及其方法
CN111338984B (zh) * 2020-02-25 2022-05-17 大唐半导体科技有限公司 一种Cache RAM与Retention RAM数据高速交换架构及其方法

Also Published As

Publication number Publication date
EP2737399A1 (en) 2014-06-04
JP2014522040A (ja) 2014-08-28
EP2737399B1 (en) 2019-05-15
US20130031346A1 (en) 2013-01-31
US9141394B2 (en) 2015-09-22
CN103649911B (zh) 2017-02-15
WO2013019423A1 (en) 2013-02-07
JP6137700B2 (ja) 2017-05-31

Similar Documents

Publication Publication Date Title
CN103649911A (zh) 处理器高速缓存与随机访问存储器之间的切换
US8364857B2 (en) Wireless modem with CPU and auxiliary processor that shifts control between processors when in low power state while maintaining communication link to wireless network
CN100501679C (zh) 一种电子设备
CN100341007C (zh) 一种多片内操作系统的智能卡
US20140342715A1 (en) Virtualized subscriber identification module (sim)
CN106030525A (zh) 用于硬件平台的固件的系统内供应
CN102255888A (zh) 从远程服务器对数据存储设备进行安全扫描的方法和装置
CN103425506A (zh) 关机方法及开机方法及通信终端
CN102098390A (zh) 一种手机sim卡掉卡恢复方法及手机
US20100088547A1 (en) Computer motherboard and power-on self-test method thereof
CN104487913A (zh) 用于促进针对计算系统中的存储设备的高效操作路径的机构
CN103019836A (zh) 状态切换方法和电子设备
CN103886267B (zh) 内外网隔离切换方法、装置、芯片、计算机主板和计算机
CN102023941B (zh) 一种笔记本电脑
CN105022955A (zh) 一种应用程序的锁定方法及移动终端
CN110365847A (zh) 一种基于nfc的电源控制系统、控制方法以及电子产品
CN104995613A (zh) 用于建立虚拟pci设备和虚拟mmio设备的泛型方法
CN112463260A (zh) 用于终端设备的安全启动方法、终端设备及介质
CN104618890B (zh) 一种信息处理方法及电子设备
CN110210260B (zh) 数据自毁系统及方法
WO2020093868A1 (zh) 多核芯片、系统，及其方法和存储介质
CN103164789A (zh) 一种带安全校验的debug电路结构及其实现方法
CN112867120B (zh) 低功耗控制系统、方法、计算机设备和可读存储介质
CN104252388A (zh) 移动设备中的非可信环境与可信环境之间的切换
US9727240B2 (en) Data erasable method of memory in smart card and smart card thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200427

Address after: Singapore City

Patentee after: Marvell Asia Pte. Ltd.

Address before: Ford street, Grand Cayman, Cayman Islands

Patentee before: Kaiwei international Co.

Effective date of registration: 20200427

Address after: Ford street, Grand Cayman, Cayman Islands

Patentee after: Kaiwei international Co.

Address before: Hamilton, Bermuda

Patentee before: Marvell International Ltd.

Effective date of registration: 20200427

Address after: Hamilton, Bermuda

Patentee after: Marvell International Ltd.

Address before: Babado J San Mega Le

Patentee before: MARVELL WORLD TRADE Ltd.