CN104081366A - 借助非易失性大容量存储器系统提供高速缓冲存储器移动的设备和方法 - Google Patents

借助非易失性大容量存储器系统提供高速缓冲存储器移动的设备和方法 Download PDF

Info

Publication number
CN104081366A
CN104081366A CN201380006769.8A CN201380006769A CN104081366A CN 104081366 A CN104081366 A CN 104081366A CN 201380006769 A CN201380006769 A CN 201380006769A CN 104081366 A CN104081366 A CN 104081366A
Authority
CN
China
Prior art keywords
data
storer
mass storage
host apparatus
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380006769.8A
Other languages
English (en)
Other versions
CN104081366B (zh
Inventor
K·J·米利
J·J·克林特
J·伊沃南
T·伊尔
J-P·维马洛
M·弗洛芒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Memory Technologies LLC
Original Assignee
Memory Technologies LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Memory Technologies LLC filed Critical Memory Technologies LLC
Priority to CN201810154153.XA priority Critical patent/CN108470007B/zh
Publication of CN104081366A publication Critical patent/CN104081366A/zh
Application granted granted Critical
Publication of CN104081366B publication Critical patent/CN104081366B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G06F3/0607—Improving or facilitating administration, e.g. storage management by facilitating the process of upgrading existing storage systems, e.g. for improving compatibility between host and storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0868—Data transfer between cache memory and other subsystems, e.g. storage devices or host systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0888—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using selective caching, e.g. bypass
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G06F2212/1024—Latency reduction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G06F2212/1036—Life time enhancement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7202—Allocation control and policies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7206—Reconfiguration of flash memory system
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

在一个非限制性实施例中，一种方法包括：在和与主机装置耦合的非易失性大容量存储器相关联的控制器处接收发自发起者的命令，所述命令是将目前驻存在所述主机装置的存储器中的数据写入到所述非易失性大容量存储器的命令；将目前驻存在所述主机装置的所述存储器中的所述数据从原始位置移动到所述存储器中分配给至少所述非易失性大容量存储器使用的部分；以及告知所述发起者将所述数据写入到所述非易失性大容量存储器的所述命令已被执行。也描述了一种被配置用于执行该方法的设备。

Description

借助非易失性大容量存储器系统提供高速缓冲存储器移动的设备和方法
技术领域
本发明的示例性和非限制性实施例一般来说涉及存储器存储系统、方法、装置和计算机程序，且更具体来说，涉及大容量存储装置，例如含有非易失性快闪存储器的那些存储装置。
背景技术
本部分意在提供在权利要求书中叙述的发明的背景或上下文。此处的描述可包含可探求的概念，但不一定是先前已经构想、实施或描述的一些概念。因此，除非此处另有指示，否则本部分中描述的内容不是本申请中的说明书和权利要求书的现有技术且并不因为包含在本部分中就被承认是现有技术。
可在说明书和/或图式中找到的以下缩写被定义如下：
ASIC 专用集成电路(application specific integrated circuit)
CPU 中央处理单元(central processing unit)
DMA 直接存储器存取(direct memory access)
eMMC 嵌入式多媒体卡(embedded multimedia card)
exFAT 扩展文件分配表(extended file allocation table)
HW 硬件(hardware)
JEDEC 联合电子设备工程委员会(Joint Electron DeviceEngineering Council)
LBA 逻辑块地址(logical block address)
MMC 多媒体卡(MultiMediaCard)
MRAM 磁随机存取存储器(magnetic random access memory)
RAM 随机存取存储器(random access memory)
SCSI 小型计算机系统接口(small computer system interface)
SD 安全数字卡(secure digital)
SW 软件(software)
UFS 通用快闪存储装置(universal flash storage)
目前存在各种类型的基于快闪的大容量存储存储器。大容量存储存储器的基本前提是对主机系统隐藏快闪技术复杂性。例如eMMC等技术为一个实例。管理型的NAND型存储器可为(例如)eMMC、SSD、UFS或微型SD。
图1A复制了JEDEC标准、嵌入式多媒体卡(eMMC)产品标准、高容量JESD84-A42(JEDEC Standard,Embedded MultiMediaCard(eMMC)Product Standard,High Capacity,JESD84-A42)(2007年6月，JEDEC固态技术协会)中的图2，且示出了eMMC的功能框图。除了快闪存储器自身之外，JEDEC eMMC还包含管理MMC通信协议的智能板载控制器。所述控制器还处置块管理功能，例如逻辑块分配和磨损平衡。接口包含时钟(CLK)输入。还包含命令(CMD)，它是用于装置初始化和命令传送的双向命令信道。将命令从总线主控装置发送到所述装置，且将响应从所述装置发送到主机。还包含双向数据总线(DAT[7:0])。DAT信号以推-拉模式操作。默认的是，在上电或复位之后，仅DAT0用于数据传送。存储器控制器可配置较宽数据总线以便使用DAT[3:0](4位模式)或DAT[7:0](8位模式)来进行数据传送。
快闪存储器控制器构造的一个非限制性实例描述于林川胜(Chuan-Sheng Lin)和董兰荣(Lan-Rong Dung)发表在2007年2月IEEE磁学报(Transactions of Magnetics)第43卷第2期第933到935页上的“用于SD/MMC快闪存储卡的NAND快闪存储器控制器(A NAND FlashMemory Controller for SD/MMC Flash Memory Card)”(下文中被称作林等人)中。图1B复制了林等人中的图1且示出了用于SD/MMC卡的NAND快闪控制器架构的总体框图。所图示的特定控制器碰巧结合代码分页机制来使用被设计成校正快闪存储器的随机位误差的w位并行博斯-查德胡里-霍昆格姆(BCH)纠错码(ECC)。
发明内容
在本发明的第一方面中，本发明的示例性实施例提供一种方法，所述方法包括在和与主机装置耦合的非易失性大容量存储器相关联的控制器处接收发自发起者的命令，所述命令是将目前驻存在所述主机装置的存储器中的数据写入到所述非易失性大容量存储器的命令；将目前驻存在所述主机装置的所述存储器中的所述数据从原始位置移动到所述存储器中分配给至少所述非易失性大容量存储器使用的部分；以及告知所述发起者将所述数据写入到所述非易失性大容量存储器的所述命令已被执行。
在本发明的另一方面中，本发明的示例性实施例提供一种设备，所述设备包括和与主机装置连接的非易失性存储器模块相关联的控制器以及到所述非易失性大容量存储器模块的接口。所述控制器可配置以处理发自发起者的命令，其中所述命令是将目前驻存在所述主机装置的存储器中的数据写入到所述非易失性大容量存储器模块的命令。所述控制器进一步可配置以将目前驻存在所述主机装置的所述存储器中的所述数据从原始位置移动到所述存储器中分配给至少所述非易失性大容量存储器模块使用的部分；以及告知所述发起者将所述数据写入到所述非易失性大容量存储器的所述命令已被执行。
在本发明的另一方面中，本发明的示例性实施例提供一种方法，所述方法包括：提供数据处理系统，所述数据处理系统包括至少一个数据处理器和至少一个存储器，所述至少一个存储器包括动态随机存取存储器；以及在所述存储器中自主地执行基本的存储器操作。
在本发明的又一方面中，本发明的示例性实施例提供一种存储器模块，所述存储器模块包括：控制器；所述控制器可读取和可写入的非易失性大容量存储器；以及用于将所述存储器模块连接到主机装置的接口。所述控制器可配置以接收发自发起者的命令，其中所述命令是将目前驻存在所述主机装置的存储器中的数据写入到所述非易失性大容量存储器模块的命令。所述控制器进一步可配置以开始将目前驻存在所述主机装置的所述存储器中的所述数据从原始位置移动到所述存储器中分配给至少所述非易失性大容量存储器模块使用的部分；以及告知所述发起者将所述数据写入到所述非易失性大容量存储器的所述命令已被执行。
附图说明
在附图中：
图1A复制了JEDEC标准、嵌入式多媒体卡(eMMC)产品标准、高容量JESD84-A42(JEDEC Standard,Embedded MultiMediaCard(eMMC)Product Standard,High Capacity,JESD84-A42)(2007年6月，JEDEC固态技术协会)中的图2，且示出了eMMC的功能框图。
图1B复制了林等人中的图1且示出了用于SD/MMC卡的NAND快闪控制器架构的总体框图的实例。
图2是与大容量存储存储装置连接的主机装置的简化框图且有助于描述本发明的示例性实施例。
图3是描述了描述于共同转让的美国专利申请No.12/455,763号中的发明的一实施例的信号/消息流程图，其中图2中的大容量存储存储装置可分配、使用和撤销分配主机装置的RAM。
图4是描述了描述于共同转让的美国专利申请NO.12/455,763中的发明的另一实施例的信号/消息流程图，其中图2中的大容量存储存储装置具有内置文件系统。
图5A、图5B和图5C(统称为图5)示出了根据本发明的实施例的图2中的主机装置和大容量存储存储装置的实施例。
图6示出了体现为无线通信装置时的主机装置的一个示例性实施例的框图。
图7是图示了根据本发明的示例性实施例的一种方法的操作以及体现在计算机可读存储器上的计算机程序指令的执行结果的逻辑流程图。
图8是图示了进一步根据本发明的示例性实施例的一种方法的操作以及体现在计算机可读存储器上的计算机程序指令的执行结果的逻辑流程图。
具体实施方式
与随后对本发明的示例性实施例的描述相关的是2009年6月4日提交的Olli Luukkainen、Kimmo Mylly和Jani Hyvonen的共同转让的美国专利申请No.12/455,763“与大容量存储存储器RAM共享主机系统RAM的设备和方法(Apparatus and Method to Share Host System RAM withMass Storage Memory RAM)”(US 2010/0312947 Al)，所述美国专利申请以引用方式并入本文中。在详细描述本发明的示例性实施例之前，查看此共同转让的美国专利申请No.12/455,763中的至少一部分描述将是有用的。
如所述，目前大多数大容量存储存储器提供基于LBA的存取，例如eMMC和不同类型的外部存储卡(例如SD)。然而，情况也可能是整个文件系统(FS)SW嵌入于大容量存储存储装置中。
当大容量存储存储器用在高容量消费装置(例如移动无线通信装置)中时，一个重要的考虑是成本，且影响成本的一个因素是大容量存储存储装置自身中的RAM的量。
另一个重要的考虑是性能。总体性能取决于许多因素。举例来说，对于冗长(费时)操作(特别是假如大容量存储存储装置含有整个文件系统SW)，将大量RAM包含在大容量存储存储装置中将是有利的。然而，这可能会对成本有负面影响。
情况可能是系统上下文(元数据)将存储在大容量存储存储装置的快闪存储器中。然而，这种方法具有若干相关联的缺点。举例来说，重复地将系统上下文(元数据)写入到大容量存储存储装置会引起磨损问题，而这可能会影响大容量存储存储装置的可用寿命。并且，将数据写入到快闪存储器可能是相对较慢的过程。
另一个重要的考虑是功率效率。为了提供良好的功率效率，大容量存储存储器优选地在不需要时关闭(断开电源)(也表示所述装置的内部RAM优选地也关闭)。然而，假定RAM本质上是易失性的，那么在从RAM移除电源时，无论什么数据存储在RAM中都会丢失。因此为了在上电之后执行重新初始化，需要恢复所有需要的信息(例如，逻辑到物理映射信息和/或文件系统结构)。对LBA大容量存储存储器的完全重新初始化可能需要大量(并且是用户可察觉到的)时间(例如，就SD卡来说高达1秒)，且整个文件系统初始化(假如所述文件系统驻存在大容量存储存储器中)可能会花费甚至更长的时间。因此，希望在断开电源/接通电源循环内留存内部装置上下文。
图2所示为经由大容量存储存储器总线(MSMB)18与大容量存储存储器20连接的主机系统或装置10的简化框图。MSMB 18可与任何合适的大容量存储器接口标准(作为两个非限制性实例,例如MMC或UFS)兼容。MSMB 18可包含信号线，例如图1A中针对eMMC实施例所示的那些信号线。主机装置10包含至少一个控制器，例如根据所存储的程序指令操作的CPU 12。所述程序指令可存储在RAM 14中或存储在另外一个存储器或多个存储器中。CPU 12经由至少一个内部总线17与RAM 14和MSMB接口(I/F)16连接。MSMB接口16可包含存储器控制器(MC)，或可与和CPU 12相关联的MC单元耦合。主机装置10可为计算机、移动电话、数码相机、游戏装置或PDA(作为若干非限制性实例)。注意，RAM 14可为任何读取/写入存储器或存储装置，例如半导体存储器或基于盘片的存储器。
大容量存储存储器20包含微控制器或更简单地说是控制器22，所述控制器经由至少一个内部总线27与易失性RAM 24、非易失性大容量存储器26(例如，多千兆字节快闪存储器大容量存储装置)和MSMB接口(I/F)28连接。控制器22根据所存储的程序指令而操作。所述程序指令可存储在RAM 24或ROM或大容量存储器26中。大容量存储存储器20可体现为MMC、eMMC或SD装置(作为非限制性实例)，且可在主机装置10外部(插入到主机装置10中)或安装在主机装置10内。注意，在一些实施例中，大容量存储器26可存储文件系统(FS)26A。因此，在这种情况中，RAM 24可存储FS相关元数据24A，例如包括位图、文件分配表数据和/或其他FS相关联信息的一个或多个数据结构。
描述于共同转让的美国专利申请No.12/455,763中的发明的实施例提供一种用以与大容量存储存储装置20共享主机装置10的RAM 14的技术。可假定，主机装置10(例如，移动计算机、移动电话、数码相机、游戏装置、PDA等)具有分配和撤销分配RAM 14的能力。对RAM 14的分配可动态地执行或它可静态地执行。对RAM的一部分的分配可响应于主机装置10处接收到的请求来执行或由主机装置10发起而执行。
在描述于共同转让的美国专利申请No.12/455,763中的发明的实施例中，假如大容量存储存储器20需要扩展它自己的RAM 24空间和/或假如大容量存储存储器20需要非易失性RAM(其中的内容在大容量存储存储器20断开电源时不会丢失)，那么为大容量存储存储器20(经由MSMB 18连接到主机CPU 12)提供RAM 14分配。大容量存储存储器20也可对主机装置10中的所分配RAM 14进行读取和/或写入(R/W)。分配/撤销分配和R/W存取方法可通过对用以经由适用的大容量存储存储器协议与大容量存储存储器20通信的命令集的扩展来实施。
根据描述于共同转让的美国专利申请No.12/455,763中的发明的某些实施例，大容量存储存储装置20具备用以中断/发送消息到主机装置10以起始对RAM 14中的空间的分配的机构。中断/消息是经由MSMB 18来发送，且可被视为对当前命令集的扩展。参看图3，在操作3-1期间发送分配存储器命令。如果分配请求成功(在操作3-2期间指示)，那么启用控制器22以用主机装置10的RAM 14来扩展它自己的RAM 24。举例来说，大容量存储存储装置20可使用RAM WRITE命令将大表格存储到RAM 14中，或者它可使用RAM READ命令从主机装置的RAM 14提取数据。读取或写入操作示出为交错操作3-3、3-4、3-5、3-6、3-(N-l)、3-N。当大容量存储存储装置20用RAM 14完成了操作时，它可使用另一命令来释放主机装置的RAM 14，所述命令请求撤销分配主机10的RAM存储器(操作3-(N+l))。
图4图示了描述于共同转让的美国专利申请No.12/455,763中的另一示例性实施例，所述实施例将主机系统的RAM 14用于具有内置文件系统(例如图2中所示的FS 26A)的大容量存储存储器26。首先，主机系统10将SHUTDOWN命令发送到大容量存储存储装置20(操作4-1)。接下来，大容量存储存储装置20分配主机10的RAM 14，且接着将所有重要的‘静态’文件系统相关数据(元数据24A)载入(使用RAM WRITE命令来存储)到主机RAM 14中(操作4-2)。在此上下文中，‘静态’数据可为(例如)各种位图，例如exFAT或ext3文件系统中的分配位图。此数据可通过主机装置的CPU 12(控制器)来处理(例如，排序、排列和筛选中的至少一者)且可包含来自大容量存储存储器26中的大量扇区的数据。大容量存储存储装置20可接着发送关闭OK指示(操作4-3)。主机10可将电源从大容量存储存储装置20移除，且装置20可在物理上从MSMB18移除。当主机装置10需要从大容量存储存储装置20获取某些数据/将某些数据放入大容量存储存储装置20中时，执行对大容量存储存储装置20的重新初始化(操作4-4、4-5、4-6)。大容量存储存储器26(和文件系统26A)的重新初始化可通过使用来自RAM 14的经排序/排列/筛选的读取数据来加速。当重新初始化操作完成时，大容量存储存储装置20可撤销分配主机装置10中的已用RAM 14，或者可不撤销分配RAM 14，由此预留所述RAM空间以供大容量存储存储装置20将来使用。
主机RAM 14的分配在一些实施例中可以不同方式来进行。举例来说，主机装置10可动态地分配RAM 14且将指向所分配RAM的‘指针’传递给大容量存储存储装置20。之后，如何利用所分配的主机RAM 14则由大容量存储存储装置20的控制器22决定。注意，在此实施例中，可不将来自大容量存储存储装置20的明确分配请求发送给主机装置10。而是，主机装置10可自发地分配RAM 14的一部分，例如当它第一次检测到大容量存储存储装置20的存在时。当然，假如初始分配不能满足控制器22的需要，那么可使用大容量存储存储装置20与主机装置10之间的后续传信来改变所分配RAM 14的大小。作为RAM 14分配的另一实例，主机10可以静态方式分配RAM 14的一部分，且之后每当大容量存储存储装置20需要扩展RAM 24时，它只是使用RAM 14的同一部分。在这种情况中，大容量存储存储装置20可能已经知道了所分配RAM 14的位置/大小，且不需要从主机装置10发送指针。
注意，虽然情况通常可能是大容量存储存储装置20将接收主机存储器的分配以存储易失性RAM 24中的内容，但一般来说所述分配可用于为大容量存储存储装置20内所含的任何读取/写入存储器存储数据。
如此已提供了对描述于共同转让的美国专利申请No.12/455,763中的发明的各种非限制性和示例性实施例的概述，现在将描述本发明的示例性实施例。
在管理型NAND存储器(例如eMMC、SSD、UFS、微型SD)中，存储器控制器(例如图2中所示的控制器22)负责快闪管理功能，例如坏块管理和磨损平衡。在典型低成本实施方案中，在管理型NAND中仅存在小的输入/输出(IO)缓冲SRAM。数十到数百兆位的离散DRAM可嵌入于较高端管理型NAND(例如SSD)中的控制器中作为高速缓冲存储器。在将来，一些新的存储器技术(例如MRAM)也可充当非常快速的非易失性高速缓冲存储器。
在现代的多任务移动装置环境中，在同一时间可能存在来自不同发起者的在排队的对大容量存储装置的许多不同类型的存取。在eMMC情况中，将逐个服务所述排队的存取，因为eMMC装置一次仅可以处置单个线程。在UFS情况中，可以将存取/命令发送到UFS装置队列。然而，尽管所述命令可被排队，但这并不确保在UFS装置处一定存在足够的资源(尤其是在成本优化模型下)来即刻容纳与所述排队的存取有关的所有数据。
上述共同转让的美国专利申请No.12/455,763提供了一种模型，其中大容量存储存储器20提供了对系统DRAM 14的读/写访问。此概念通过本发明的示例性实施例扩展成使得大容量存储存储器20能够将数据移动到系统DRAM内(在逻辑上(通过使用指针)或在物理上)。实际移动可在DRAM 14内发生或数据可在系统DRAM总线17上来回行进(例如，在系统DRAM 14与大容量存储器主机控制器13 DMA缓冲器之间)。就此来说，可认为大容量存储器主机控制器13(图5A中所示且在下文中详细描述)充当DMA主控装置且因此可包含它自己的关联DAM数据缓冲器以便实现此目的。
可经由使用若干实施例来实现前述特征。
在第一实施例中，为大容量存储存储器20预留系统DRAM 14中的分离的物理地址空间，或者假如系统DRAM 14在逻辑地址空间中操作，那么预留逻辑空间。大容量存储存储器(例如UFS大容量存储存储器20)可自由地利用此地址空间，且负责此地址空间的管理功能，例如分配/撤销分配功能和其他功能。
可参看图5，其中对参看图2描述的那些组件相应地编号。在图5A、图5B和图5C中，系统DRAM 14的一部分14G被分配给大容量存储器模块20(在非限制性实施例中此处被描述为UFS存储器模块)使用。主机装置10包含可体现为CPU 12的应用处理器。DRAM控制器11可包含在应用处理器12内或耦合到应用处理器12。还存在上述大容量存储器模块(例如UFS)主机控制器13。主机控制器13可体现为CPU 12，或者它可体现为分离的装置。图5B示出系统DRAM 14存储操作系统(OS)14A和应用程序(应用)14B。应用14B中的至少一些产生数据14B'。系统DRAM 14通常还存储与文件系统(OS 14A的一部分)相关联的文件系统高速缓冲存储器14C。在图5B的实施例中，系统DRAM 14的一部分被分配作为传送缓冲器14D，应用数据14B'可移动到所述传送缓冲器以变成传送缓冲器数据14E。系统DRAM 14的另一部分被分配来存储存取列表14F。还包含DRAM部分14G，该DRAM部分被分配用于UFS存储器模块20且传送缓冲器数据14E可移动到其中以变成数据14E'。现在更详细地描述图5A、图5B和图5C中所示的这些组件的操作。
假定数据源(例如应用14B)或文件系统高速缓冲存储器或文件高速缓冲存储器实体(作为非限制性实例)具有将存储到大容量存储器模块20中的数据14B'。通过文件系统/驱动程序将数据14B'移动到传送缓冲器14D成为传送数据14E以便随后递送到大容量存储器模块20。任选地，如图5C中所示以及下文中更详细地论述，数据14B'可从其原始位置直接移动，由此绕过传送缓冲器14D。例如通过OS实用程序(utility)在系统DRAM 14中针对应用14B创建存取列表14F且将所述存取列表指向数据14E的位置。注意，就此来说，“应用”(假如此处从常规意义上来说被理解为第三方应用)自身不能创建任何存取列表。而是，应用创建读取/写入存取且充当发起者。存取列表通常是基于经由文件系统层进入的存取通过一些OS服务/存储器子系统(例如，一些驱动程序层或一些OS实用程序)来创建。实际上，存取列表是针对应用而构造或建置的。作为非限制性实例，发起者可为应用、文件系统、驱动程序或OS实用程序。
根据本发明的一方面，如下所述，数据14E可移动到为大容量存储器(UFS)分配的部分14G以变成数据14E'。
存取可通过主机装置10如下进行(假定主机装置10已经正确地启动大容量存储存储器20)。
(1)发起者(例如正由CPU 12执行的驻存在系统DRAM 14中的应用程序14B)已在系统DRAM 14中为自身建置了(例如，通过OS实用程序)对UFS存储器模块20的存取的表格(存取列表14F)。对于此实例，假定这些存取的执行将会耗用UFS存储器模块20的资源一段时间。
(2)发起者(例如，应用程序14B或OS实用程序)向UFS主机控制器13告知存取表(存取列表14F)的存在，且主机控制器13开始将命令和任何相关数据递送到UFS存储器模块20。
(3)同一或另一发起者(例如相同或不同应用程序14B)已在系统DRAM 14中为自身建置了对UFS存储器模块20的写入存取的另一表格(另一存取列表14F)，且向UFS主机控制器13告知所述存取表的存在。
(4)UFS主机控制器13将此(写入)命令集合传送到UFS存储器模块20。假定UFS存储器模块20确定它目前不能在UFS存储器模块20本地处置与写入命令有关的数据。注意，就此来说，可存在(例如)与所述命令有关的由发起者进行的队列头指示以强调执行写入命令的紧迫性，且UFS存储器模块20确定它目前不能满足所指示的紧迫等级。
(5)替代接收与写入命令有关的数据，UFS存储器模块20将数据(例如)从传送缓冲器14D(或14B/14C)移动到系统DRAM 14中的预留的分离的物理地址空间(所分配部分14G)。系统DRAM 14的所述移动操作和所分配部分14G由UFS存储器模块20经UFS主机控制器13来控制。UFS主机控制器13控制系统DRAM 14或系统DRAM控制器11以执行数据14E从(例如)传送缓冲器14D到所分配部分14G的移动以变成数据14E'。可假定UFS主机控制器13(例如)借助操作为(专用UFS DMA或系统DMA的)DMA主控装置来直接执行此操作且可绕过主机CPU 12。
(6)在数据14E在物理上移动到所分配部分14G之后，UFS存储器模块20可对原始(写入)命令作出响应，仿佛它实际上已将数据移动到非易失性存储器(NVM)，即，移动到大容量存储器26。因此，第二发起者可认为对大容量存储器20的写入命令已被执行且可继续其处理操作，即便写入数据目前是作为数据14E'驻存在系统DRAM 14的所分配部分14G中也如此。
(7)在将来某一时间，UFS存储器模块20具有足够的资源来处理来自第二发起者的写入命令。此时，它独立地从系统DRAM 14(从系统DRAM 14的所分配部分14G)提取数据且将其存储在NVM大容量存储器26中。从发起者或OS 14A的文件系统层的观点来看，此操作是透明的，且看起来好像是在UFS存储器模块20内存在物理DRAM/SRAM高速缓冲存储器。就是说，系统DRAM 14的外部所分配部分14G可以以与UFS存储器模块20的虚拟DRAM/SRAM高速缓冲存储器类似的方式来起作用。
注意，UFS存储器模块20无需按顺序地处理所接收到的存取命令。举例来说，在处理来自第二发起者的写入命令之前，如果具有较高的被指示优先级的另一写入命令从第三发起者到达，那么在写入数据也已存储在所分配部分14G中的情况下，UFS存储器模块20可以先处理来自第三发起者的写入命令，之后再处理来自第二发起者的写入命令。
在另一实施例中，不需要在系统DRAM 14中为大容量存储器模块20预留特定的分离的存储器地址。而是，大容量存储器模块20可以存取系统DRAM 14中的任何(或几乎任何)位置。在这种情况中，替代在系统DRAM 14中物理上移动数据，大容量存储器模块20可控制由主机CPU 12创建的存储器指针的列表。通过修改指针列表(一个指针列表用于主机且另一指针列表用于大容量存储器模块20)，大容量存储器模块20可虚拟地将数据从由主机CPU控制的逻辑存储器空间“移动”到由大容量存储器模块20控制的空间。注意，在这种情况中，传送缓冲器14D将会/可能仍存在，然而，不需要为大容量存储器模块20分配物理部分14G。
或者，大容量存储器模块20可使用由主机CPU 12创建的标头信息。所述标头信息可使用单独的位用于主机有效/无效、预留和大容量存储器有效/无效分配且可存储在系统DRAM 14中。在这种情况中，通过修改标头信息(例如，已分配/空闲)，大容量存储器模块20可将数据从由主机CPU 12控制的地址“移动”到由大容量存储器模块20控制的地址。
这些操作中的一者或两者可通过主机控制器13来调停促成。
可存在来自应用的对地址的读取命令，其中数据仍位于系统DRAM14中为非易失性模块14G预留的区域中，即，早先存储的数据尚未由非易失性存储器模块20移动到非易失性存储器26。在此种情况中，存储器控制器22将检测到此读取命令且(替代在服务所述读取命令之前真正将数据移动并存储到非易失性存储器26中)将会把数据从存储器区域14G复制(而非移动)到文件高速缓冲存储器/文件系统高速缓冲存储器14C/传送缓冲器14D或应用区域14B中为它预留的位置。预留位置中的目标地址可包含在存取列表14F中，使得它至少为主机控制器13所知。
在与指针列表及相应标头的修改有关的替代实施例中，上述读取情况将实现为将数据(与读取请求有关)复制到新的目标位置且通过存储器模块/主机控制器准备指针/标头，使得所复制的数据将是可即刻存取的且受到主机系统10的控制。
在所有这些读取相关实施例中，应了解，读取数据被复制，并且数据14E'仍存在且只要存储器控制器22具有资源来执行写入操作便被写入到存储器模块20的非易失性存储器26。
图5C示出了本发明的实施例，如上文所论述，其中存取列表14F引用数据14B'，且所引用的数据接着直接移动到所分配部分(作为数据14E')由此绕过传送缓冲器14D(即，数据14B'在直接移动之后变成数据14E')。
数据发自主机CPU 12以外的源(例如，除了来自应用处理器之外)也在示例性实施例的范围内。举例来说，数据可发自体现为外围装置60的发起者，所述外围装置通过有线连接或无线连接而连接到主机装置10。在这种情况中，替代将数据从外围装置60直接移动到大容量存储器模块20，大容量存储器模块20使数据存储在系统DRAM 14中，例如在所分配部分14G中。发自外围装置60的数据因此暂时地(且对外围装置60来说是透明地)高速缓存在系统DRAM 14中。
另外，根据本发明的示例性实施例，通过提供额外功能性以在DRAM14中本地执行操作来增强DRAM 14的操作。
作为介绍，无线终端(例如智能电话)的处理容量瓶颈之一是执行存储器，尤其是存储器总线。在执行存储器(也被称作工作存储器)是分离的组件(例如，外部DRAM)时，它通过具有有限传送容量(带宽)的总线连接到主机ASIC。
改善存储器带宽的手段是有限的。在大多数情况中，若干存储器总线和存储器装置的成本分别过高。并且，总线自身占用了主机ASIC的引脚/焊盘预算的大部分，意味着在给定焊盘间距的情况下，含有主机ASIC硅片的封装将因为具有多个总线而变得过大，这是不必要的且给小型化努力造成问题。
常见的问题是存储器带宽或处理容量对于许多所要使用情况来说不足够。主机ASIC可含有若干存储器主控装置(例如，处理器、加速器和DMA引擎)和一个提供外部存储器总线的DRAM控制器11。在此总线的另一端处的是存储装置(DRAM组件)。存储器主控装置发出对存储器的读取和写入请求。DRAM由可并行操作的若干存储体(通常是4到8个)建置而成。因此，虽然在存储器总线的两端处存在并行性，但存储器总线自身是单线程布置。
本发明的示例性方面包含提供用以通过使得内部操作能够在本地执行而充分利用存储器装置的构件。这改善了总体存储器子系统性能、通过从CPU卸载一些操作而增强CPU容量、以及减小功率消耗。本发明的示例性方面使得经由使用增强型命令集由存储装置进行一些基本操作。
请注意，虽然本发明的示例性实施例的这些方面是在增强系统DRAM 14的操作的上下文中进行描述，但本发明的这些方面也可应用于增强大容量存储存储装置20的操作。举例来说，存储器模块20的常驻存储器控制器22可经修改以在大容量存储器26内提供本地自主操作。
另外，根据本发明的示例性实施例，一些基础的基本功能(例如存储器填充和存储器移动)是在系统DRAM 14内部进行处置。这些操作可(例如)通过系统DRAM存储器控制器和/或通过嵌入于系统DRAM 14中的控制模块或函数15(图5A中所示)来处置。
在此实施例中，系统DRAM 14(在有或没有系统DRAM存储器控制器11的辅助下)可在没有CPU 12的主动干预/控制的情况下独立地且自主地执行(例如)存储器填充和移动功能。这减少了CPU 12和系统DRAM总线17的负载，这至少归因于大容量存储器模块/大容量存储器主机控制13控制数据在物理上从缓冲器14B/14D到所分配部分14G的移动。
可示出，许多存储器事务是用数据(例如，零)对存储器地址空间的简单填充或将数据块从一个存储位置移动到另一存储位置，其中所述位置可以在同一物理存储装置内部或在两个不同存储装置内部。常规上，这要求CPU级的活动性，这表示系统处理效率和功率消耗低于最佳。
根据本发明的这些其他方面，将至少一些基本的存储器内操作从CPU 12的责任范围内移除且将其转移给系统DRAM 14，例如给可嵌入于系统DRAM 14内的控制器15。
在此示例性实施例中，控制器15功能性包含“智能存储器”特征。或者，这些智能存储器特征可包含在图5A中所示的主机控制器13中。或者且如上所述，这些智能存储器特征还可包含在用于主机装置10的系统DRAM 14的系统DRAM存储器控制器11功能性中。
在这些实施例中，系统DRAM控制器11或系统DRAM模块(控制器15)可分析针对其而发出的命令且起始例如存储器填充或存储器移动操作等“智能存储器”操作。
给(例如)控制器15增添的额外功能性可至少包含数据填充特征和数据移动特征。所述额外功能性任选地包含用于系统DRAM 14的安全功能、系统DRAM 14与大容量存储器26之间的包装/拆包功能、DRAM 14与大容量存储器26之间的数据处理功能以及(例如)大容量存储器相关错误检测和校正以及磨损平衡功能。
作为智能存储器特征的使用的实例，通常通过将零写入到存储器中来执行存储块复位。根据本发明，‘数据填充’功能至少支持使用任何指定位模式的填充操作(例如，填充：数据)，其中数据可为任何指定位模式，例如‘0000’、‘1111’、‘0101’等。
数据移动操作可为读取/写入(复制)序列，被针对从中移动(读取)数据的系统DRAM 14的区域的填充操作所跟随。所述填充操作可将存储位置设置到某一预定值(例如，零)，或设置到由数据移动操作命令以与上述填充操作类似的方式指定的值。填充操作可为任选的，使得数据移动操作充当数据复制操作(即，将数据复制到另一位置，同时原始数据不变)。
在命令级处的智能存储器功能性的实施方案的非限制性实例如下。
如由JEDEC(例如，参见JEDEC标准、低功率双数据速率(LPDDR)SDRAM标准，JESD209B，2010年2月)指定的低功率双数据速率(LPDDR1(LP1))不提供增添这些类型的智能特征的便捷方法。示例性实施方案可以是使用多个常规模式寄存器设置(MRS)命令的序列(组地址BA0＝BA1＝1'的MRS可用)，所述命令使用地址插脚A0–Ax将以下信息递送给存储装置：
1)命令类型(移动、填充)；
2)填充数据(全0、全1、01序列…)，为任选的；
3)目标地址(填充、移动)和源地址(移动)，地址取决于实施方案；
4)操作大小，粒度取决于实施方案。
所述序列中所需的MRS命令的数目取决于寻址、数据粒度和操作大小，这些是实施方案相依因素。在LPDDR2和LPDDR3中，模式寄存器写入命令可以以类似方式来使用。应理解，常规LPDDRx解决方案允许仅来自DRAM闲置状态的MRS和MRW操作，但其他解决方案在技术上也是可能的。一个这样的实施方案可以是要求为移动或填充操作的源或目标的数据位于打开的DRAM页中。
还应理解，借助将来的DRAM接口，新的专用命令可以用于这些操作--且可使这些操作更有效。根本上，从系统观点来看，以下操作中的一些或全部可递送给存储器：
1)递送命令(填充0、填充1、…、fill_pattern、移动)；
2)递送目标地址(组、行、列、字节)；
3)递送源地址(组、行、列、字节)；
4)递送操作大小。
完全命令和地址递送可发生在单命令或多命令序列中--某一命令代码可(例如)指示适合于实施方案的经由cmd/地址/数据总线的多循环递送。特定实施方案决定了对数据和地址粒度的要求、对智能存储器特征操作前后的存储器状态的要求、存储器在内部是否使用一些中间缓冲器来移动或填充数据或在整个操作期间是否预留打开的行(DRAM感应放大器)、任何定时要求等。
所述命令可由(例如)CPU 12(例如，由OS或文件系统实用程序)或由大容量存储器主机控制器13发出且接着由与系统DRAM 14相关联的控制器15或由DRAM存储器控制器11自主地执行。
存在可通过使用如上所述的本发明的示例性实施例实现的许多优点和技术效果。举例来说，可在已服务了存取(实际上是进入管理型NAND侧以进行进一步处理)之后提供对发起者(主机CPU 12、进程、发起程序、应用)的较快速响应。这增强了用户体验。另外，不需要对上层软件(例如，文件系统和/或应用)进行改变，因为移动数据是在较低层的硬件/软件处进行。另外，用于管理型NAND功能性的系统DRAM 14的所分配部分14G无需过大。举例来说，对于许多相关使用，数百千字节可为足够的，因为在许多情况中最有利的将会是暂时高速缓存仅小的随机存取且将较大的顺序存取直接存储到非易失性大容量存储器26。另外，本发明的其他方面的使用使得能够在CPU 12没有主动参与的情况下在本地(例如，在系统DRAM模块14内)完成某些基本的存储器操作(例如，填充、移动)。
图6图示了与大容量存储存储装置20(在图6中被简称为存储卡20)一起使用的主机装置10的一个非限制性实施例。大容量存储存储装置20可以是可卸除的或者它可以嵌入于装置10中。在此示例性实施例中，主机装置10体现为用户设备(UE)，其以平面图(左边)和剖面图(右边)示出。在图6中，主机装置(UE)10具有图形显示接口120和用户接口122，所述用户接口图示为小键盘但应理解还包含图形显示接口120处的触摸屏技术和麦克风124处接收到的语音辨识技术。电源致动器126控制装置被用户打开和关闭。示例性UE 10可具有相机128，所述相机如图所示是朝前的(例如，用于视频电话)，但可备选地或另外地是朝后的(例如，用于捕获图像和视频以便进行本地存储)。相机128通过关闭致动器30且任选地通过变焦致动器32来控制，在相机128不处于活动模式下时，所述变焦致动器32可备选地充当扬声器34的音量调整装置。
作为一实例，由相机128捕获的图像数据可在相机应用的控制之下存储在大容量存储存储装置20中且因此可得益于本发明的实施例的使用。作为另一实例，由麦克风124捕获的音频数据可在音频应用的控制之下存储在大容量存储存储装置20中且因此也可得益于本发明的实施例的使用。
在图6的剖面图内可看到通常用于蜂窝式通信的多个发射/接收天线36。天线36可为多频段的以与UE中的其他无线电一起使用。天线36的可操作接地平面通过阴影示出为跨越由UE壳体围起的整个空间，但在一些实施例中，所述接地平面可限于较小区域，例如安置在电源芯片38形成于其上的印刷布线板上。电源芯片38控制进行发射的信道上和/或同时进行发射的(其中使用空间分集)多个天线上的功率放大，且放大所接收的信号。电源芯片38将经放大的所接收信号输出到射频(RF)芯片40，所述RF芯片对所述信号解调制和下变频转换以便进行基带处理。基带(BB)芯片42检测所述信号，所述信号接着被转换成位流且最后经解码。对在主机装置10中产生以及自其发射的信号倒着进行类似处理。
进出相机128的信号可经过图像/视频处理器44，所述处理器对各种图像帧进行编码和解码。分离的音频处理器46也可存在，其控制进出扬声器34和麦克风124的信号。图形显示接口120根据如由用户接口芯片50控制的帧存储器48而刷新，所述用户接口芯片可处理进出显示接口20的信号和/或另外处理来自小键盘22和别处的用户输入。
UE 10的某些实施例还可包含一个或多个辅助无线电，例如无线局域网无线电WLAN 37和蓝牙7无线电39，所述无线电可结合芯片上的天线或耦合到芯片外的天线。遍及全文，设备是各种程序和数据可存储于其上的各种存储器，例如随机存取存储器RAM，其可包含系统DRAM14、只读存储器ROM 45和在一些实施例中包含可卸除式存储器(例如所图示的存储卡20)。UE 10内的所有这些组件通常是通过便携式电源(例如电池49)来供电。
假如处理器38、40、42、44、46、50体现为UE 10中的分离的实体，那么它们可以按相对于主处理器(CPU)12成从属关系来操作，主处理器则可相对于它们成主控关系。某些实施例可如所示安置在各种芯片和存储器上，或者安置在将上文针对图6所述的功能中的一些组合起来的另一处理器内。图6中的这些各种处理器中的任一者或全部存取各种存储器中的一者或多者，所述存储器可以在具有处理器的芯片上或与具有处理器的芯片分离。注意，上述的各种集成电路(例如，芯片38、40、42等)可组合成比所述更少的数目，且在最紧凑的情况中，可以在物理上全部体现在单个芯片内。
在此示例性实施例中，如上文参看图5A、图5B和图5C所描述，UE 10(主机装置)的CPU 12与存储卡20(大容量存储存储装置)一起操作，使得存储卡20可扩展成如上所述使用UE 10的系统动态RAM 14的至少一部分。
本发明的示例性实施例的一个方面是图7中所示的方法，其包含(7A)在和与主机装置耦合的非易失性大容量存储器相关联的控制器(例如，存储器控制器)处接收发自发起者(例如应用、文件系统、驱动程序或OS实用程序)的命令(所述命令可(例如)经由文件系统层(SW)和驱动程序层(SW)和主机控制器(HW)而到达)。所述命令是将目前驻存在主机装置的存储器中的数据写入到非易失性大容量存储器的命令。主机装置的存储器可包括(作为非限制性实例)DRAM、MRAM、PCM(相变存储器)、RRAM(阻变随机存取存储器)、磁随机存取存储器、铁电随机存取存储器以及类似者。所述方法进一步包含(7B)将目前驻存在主机装置的存储器中的数据从原始位置移动到所述存储器中分配给至少所述非易失性大容量存储器使用的部分。所述方法进一步包含(7C)告知发起者将数据写入到所述非易失性大容量存储器的命令已被执行。
在图7和前面段落中所描述的方法中，进一步包括在告知之后，将所述数据从主机装置的存储器移动到所述非易失性大容量存储器。
在图7和前面段落中所描述的方法中，其中所述数据是在物理上移动到所述存储器中分配给至少所述非易失性大容量存储器使用的部分。
在图7和前面段落中所描述的方法中，其中所述数据是通过改变指向所述数据的存储器地址指针的值或所述数据的标头的值而在逻辑上移动到所述存储器中分配给至少所述非易失性大容量存储器使用的部分。
在图7和前面段落中所描述的方法中，其中所述数据发自发起者且其中所述发起者驻存在主机装置中。
在图7和前面段落中所描述的方法中，其中所述发起者包括应用程序、文件系统、驱动程序和操作系统实用程序中的至少一者。
在图7和前面段落中所描述的方法中，其中所述数据发自发起者且其中所述发起者在主机装置外部。
在图7和前面段落中所描述的方法中，其中所述发起者体现为与主机装置连接的外围装置。
在图7和前面段落中所描述的方法中，其中主机装置的存储器包括动态随机存取存储器，且进一步包括在主机装置的存储器中自主地执行基本的存储器操作。
在图7和前面段落中所描述的方法中，其中所述基本的存储器操作是将指定的多个存储位置设置到指定值的数据填充操作。
在图7和前面段落中所描述的方法中，其中所述基本的存储器操作是将数据从第一指定的多个存储位置移动到第二指定的多个存储位置的数据移动操作。
在图7和前面段落中所描述的方法中，其中所述数据移动操作进一步包括将所述第一指定的多个存储位置设置到预定值。
在图7和前面段落中所描述的方法中，进一步包括在所述数据驻存在所述存储器中分配给至少所述非易失性大容量存储器使用的部分中时，响应于对所述数据的读取命令来读取驻存在所述存储器中分配给所述非易失性大容量存储器使用的部分中的数据，以及将所读取的数据复制给所述读取命令的发起者。
在图7和前面段落中所描述的方法中，其中将目前驻存在主机装置的存储器中的数据从原始位置移动到所述存储器中分配给至少所述非易失性大容量存储器使用的部分是由与所述非易失性大容量存储器相关联的控制器起始。
在图7和前面段落中所描述的方法中，其中所述方法是由于控制器执行了计算机程序指令而执行。
图8是图示了进一步根据本发明的示例性实施例的一种方法的操作以及体现在计算机可读存储器上的计算机程序指令的执行结果的逻辑流程图。根据这些示例性实施例，一种方法在框8A处执行了提供数据处理系统这个事情，所述数据处理系统包括至少一个数据处理器和至少一个存储器，所述至少一个存储器包括动态随机存取存储器。在框8B处，存在在存储器中自主地执行基本的存储器操作的步骤。
在图8和前面段落中所描述的方法中，其中所述基本的存储器操作是将指定的多个存储位置设置到指定值的数据填充操作。
在图8和前面段落中所描述的方法中，其中所述基本的存储器操作是将数据从第一指定的多个存储位置移动到第二指定的多个存储位置的数据移动操作。
在图8和前面段落中所描述的方法中，其中所述数据移动操作进一步包括将所述第一指定的多个存储位置设置到预定值。
图7和图8中所述的各种框可被视为方法步骤，和/或被视为由计算机程序代码的操作导致的操作，和/或被视为经构造以实现相关联功能的多个经耦合的逻辑电路元件。
一般来说，各种示例性实施例可以用硬件或专用电路、软件、逻辑或其任何组合来实施。举例来说，一些方面可用硬件来实施，而其他方面可用固件或软件来实施，所述固件或软件可由控制器、微处理器或其他计算装置来执行，但本发明不限于此。虽然本发明的示例性实施例的各种方面可以图示和描述为框图、流程图或使用某其他图示表示来图示和描述，但很容易理解到本文中描述的这些框、设备、系统、技术或方法可以用(作为非限制性实例)硬件、软件、固件、专用电路或逻辑、通用硬件或控制器或其他计算装置或其某一组合来实施。
因此，应了解，本发明的示例性实施例的至少一些方面可用各种组件(例如集成电路芯片和模块)来实践，且本发明的示例性实施例可用体现为集成电路的设备来实现。集成电路(或电路)可包括用于体现可配置以根据本发明的示例性实施例来操作的一个(或一些)数据处理器、一个(或一些)数字信号处理器、基带电路和射频电路中的至少一者或多者的电路(以及可能是固件)。
根据示例性实施例的一种设备包含用于将命令从主机装置发送到和与所述主机装置耦合的非易失性大容量存储器相关联的控制器的构件，所述命令是将目前驻存在主机装置的存储器中的数据写入到非易失性大容量存储器的命令；用于将目前驻存在主机装置的存储器中的数据从原始位置移动到所述存储器中分配给所述非易失性大容量存储器使用的部分的构件；以及用于告知主机装置将数据写入到非易失性大容量存储器的命令已被执行的构件。
相关领域的技术人员结合附图阅读前文的描述可以显而易见对本发明的前述示例性实施例的各种修改和改动。然而，任何和全部的修改仍将属于本发明的非限制性和示例性实施例的范围内。
应注意，术语“连接”、“耦合”或其任何变体表示两个或两个以上元件之间的任何连接或耦合(直接或间接的)且可包含在“连接”或“耦合”在一起的两个元件之间的一个或多个中间元件的存在。元件之间的耦合或连接可为物理的、逻辑的或其组合。如本文中所采用，可认为两个元件通过使用一个或多个导线、电缆和/或印刷电连接以及通过使用电磁能(例如，作为若干非限制性和非详尽实例，波长在射频范围、微波范围和光(可见和不可见)范围中的电磁能)来“连接”或“耦合”在一起。
此外，可使用本发明的各种非限制性和示例性实施例的一些特征来在没有相应地使用其他特征的情况来发挥优势。因而，应认为前文的描述仅说明本发明的原理、教示和示例性实施例而非对其进行限制。

Claims (36)

1.一种方法，包括：
在和与主机装置耦合的非易失性大容量存储器相关联的控制器处接收发自发起者的命令，所述命令是将目前驻存在所述主机装置的存储器中的数据写入到所述非易失性大容量存储器的命令；
将目前驻存在所述主机装置的所述存储器中的所述数据从原始位置移动到所述存储器中分配给至少所述非易失性大容量存储器使用的部分；以及
告知所述发起者将所述数据写入到所述非易失性大容量存储器的所述命令已被执行。
2.根据权利要求1所述的方法，进一步包括在告知之后，将所述数据从所述主机装置的所述存储器移动到所述非易失性大容量存储器。
3.根据权利要求1所述的方法，其中所述数据是在物理上移动到所述存储器中分配给至少所述非易失性大容量存储器使用的所述部分。
4.根据权利要求1所述的方法，其中所述数据是通过改变指向所述数据的存储器地址指针的值或所述数据的标头的值而在逻辑上移动到所述存储器中分配给至少所述非易失性大容量存储器使用的所述部分。
5.根据权利要求1到4中任一权利要求所述的方法，其中所述数据发自所述发起者且其中所述发起者驻存在所述主机装置中。
6.根据权利要求5所述的方法，其中所述发起者包括应用程序、文件系统、驱动程序和操作系统实用程序中的至少一者。
7.根据权利要求1到4中任一权利要求所述的方法，其中所述数据发自所述发起者且其中所述发起者在所述主机装置外部。
8.根据权利要求7所述的方法，其中所述发起者体现为与所述主机装置连接的外围装置。
9.根据权利要求1所述的方法，其中所述主机装置的所述存储器包括动态随机存取存储器，且进一步包括：
在所述主机装置的所述存储器中自主地执行基本的存储器操作。
10.根据权利要求9所述的方法，其中所述基本的存储器操作是将指定的多个存储位置设置到指定值的数据填充操作。
11.根据权利要求9所述的方法，其中所述基本的存储器操作是将数据从第一指定的多个存储位置移动到第二指定的多个存储位置的数据移动操作。
12.根据权利要求11所述的方法，其中所述数据移动操作进一步包括将所述第一指定的多个存储位置设置到预定值。
13.根据权利要求1所述的方法，进一步包括在所述数据驻存在所述存储器中分配给至少所述非易失性大容量存储器使用的所述部分中时，响应于对所述数据的读取命令来读取驻存在所述存储器中分配给所述非易失性大容量存储器使用的所述部分中的所述数据，以及将所述所读取的数据复制给所述读取命令的发起者。
14.根据权利要求1所述的方法，其中将目前驻存在所述主机装置的所述存储器中的所述数据从原始位置移动到所述存储器中分配给至少所述非易失性大容量存储器使用的部分是由与所述非易失性大容量存储器相关联的所述控制器发起。
15.根据前述权利要求中任一权利要求所述的方法，其至少部分是由于所述控制器执行了计算机程序指令而执行。
16.一种设备，包括：
控制器，其和与主机装置耦合的非易失性存储器模块相关联；以及
到所述非易失性大容量存储器模块的接口；
所述控制器可配置以处理发自发起者的命令，所述命令是将目前驻存在所述主机装置的存储器中的数据写入到所述非易失性大容量存储器模块的命令；所述控制器进一步可配置以将目前驻存在所述主机装置的所述存储器中的所述数据从原始位置移动到所述存储器中分配给至少所述非易失性大容量存储器模块使用的部分；以及告知所述发起者将所述数据写入到所述非易失性大容量存储器的所述命令已被执行。
17.根据权利要求16所述的设备，其中所述控制器经进一步配置以在告知将所述数据写入到所述非易失性大容量存储器模块的所述命令已被执行之后，将所述数据从所述主机装置的所述存储器移动到所述非易失性大容量存储器模块。
18.根据权利要求16所述的设备，其中所述数据是在物理上移动到所述存储器中分配给至少所述非易失性大容量存储器模块使用的所述部分。
19.根据权利要求16所述的设备，其中所述数据是通过改变指向所述数据的存储器地址指针的值或所述数据的标头的值而在逻辑上移动到所述存储器中分配给至少所述非易失性大容量存储器模块使用的所述部分。
20.根据权利要求16到19中任一权利要求所述的设备，其中所述数据发自所述发起者且其中所述发起者驻存在所述主机装置中。
21.根据权利要求20所述的设备，其中所述发起者包括应用程序、文件系统、驱动程序和操作系统实用程序中的至少一者。
22.根据权利要求16到19中任一权利要求所述的设备，其中所述数据发自所述发起者且其中所述发起者在所述主机装置外部。
23.根据权利要求22所述的设备，其中所述发起者体现为与所述主机装置连接的外围装置。
24.根据权利要求16所述的设备，其中所述主机装置的所述存储器包括动态随机存取存储器，且进一步包括与所述主机装置的所述存储器相关联以在所述主机装置的所述存储器中自主地执行基本的存储器操作的功能。
25.根据权利要求24所述的设备，其中所述基本的存储器操作是将指定的多个存储位置设置到指定值的数据填充操作。
26.根据权利要求24所述的设备，其中所述基本的存储器操作是将数据从指定的第一多个存储位置移动到指定的第二多个存储位置的数据移动操作。
27.根据权利要求26所述的设备，其中所述数据移动操作进一步包括将所述第一指定的多个存储位置设置到预定值。
28.根据权利要求16所述的设备，进一步包括在所述数据驻存在所述存储器中分配给至少所述非易失性大容量存储器模块使用的所述部分中时，响应于对所述数据的读取命令来读取驻存在所述存储器中分配给所述非易失性大容量存储器模块使用的所述部分中的所述数据，将所述所读取的数据复制给所述读取命令的发起者。
29.根据权利要求16所述的设备，其中将目前驻存在所述主机装置的所述存储器中的所述数据从原始位置移动到所述存储器中分配给至少所述非易失性大容量存储器使用的部分是由所述非易失性大容量存储器模块起始。
30.根据权利要求16到29中任一权利要求所述的设备，其中所述主机装置包括经配置以执行双向无线通信的移动装置。
31.一种方法，包括：
提供数据处理系统，所述数据处理系统包括至少一个数据处理器和至少一个存储器，所述至少一个存储器包括动态随机存取存储器，以及
在所述存储器中自主地执行基本的存储器操作。
32.根据权利要求31所述的方法，其中所述基本的存储器操作是将指定的多个存储位置设置到指定值的数据填充操作。
33.根据权利要求31所述的方法，其中所述基本的存储器操作是将数据从第一指定的多个存储位置移动到第二指定的多个存储位置的数据移动操作。
34.根据权利要求33所述的方法，其中所述数据移动操作进一步包括将所述第一指定的多个存储位置设置到预定值。
35.一种存储器模块，包括：
控制器；
非易失性大容量存储器，其是可由所述控制器读取和可写入的；以及
用于将所述存储器模块连接到主机装置的接口；
所述控制器可配置以接收发自发起者的命令，所述命令是将目前驻存在所述主机装置的存储器中的数据写入到所述非易失性大容量存储器模块的命令；发起将目前驻存在所述主机装置的所述存储器中的所述数据从原始位置移动到所述存储器中分配给至少所述非易失性大容量存储器模块使用的部分；以及告知所述发起者将所述数据写入到所述非易失性大容量存储器的所述命令已被执行。
36.根据权利要求35所述的存储器模块，其中所述控制器经进一步配置以在告知将所述数据写入到所述非易失性大容量存储器模块的所述命令已被执行之后，将所述数据从所述主机装置的所述存储器移动到所述非易失性大容量存储器模块。
CN201380006769.8A 2012-01-26 2013-01-02 借助非易失性大容量存储器系统提供高速缓冲存储器移动的设备和方法 Active CN104081366B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810154153.XA CN108470007B (zh) 2012-01-26 2013-01-02 借助非易失性大容量存储器系统提供高速缓冲存储器移动的设备和方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/358,806 2012-01-26
US13/358,806 US9417998B2 (en) 2012-01-26 2012-01-26 Apparatus and method to provide cache move with non-volatile mass memory system
PCT/FI2013/050001 WO2013110847A1 (en) 2012-01-26 2013-01-02 Apparatus and method to provide cache move with non-volatile mass memory system

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201810154153.XA Division CN108470007B (zh) 2012-01-26 2013-01-02 借助非易失性大容量存储器系统提供高速缓冲存储器移动的设备和方法

Publications (2)

Publication Number Publication Date
CN104081366A true CN104081366A (zh) 2014-10-01
CN104081366B CN104081366B (zh) 2018-03-27

Family

ID=48871320

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201380006769.8A Active CN104081366B (zh) 2012-01-26 2013-01-02 借助非易失性大容量存储器系统提供高速缓冲存储器移动的设备和方法
CN201810154153.XA Active CN108470007B (zh) 2012-01-26 2013-01-02 借助非易失性大容量存储器系统提供高速缓冲存储器移动的设备和方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201810154153.XA Active CN108470007B (zh) 2012-01-26 2013-01-02 借助非易失性大容量存储器系统提供高速缓冲存储器移动的设备和方法

Country Status (6)

Country Link
US (3) US9417998B2 (zh)
EP (2) EP3493066B1 (zh)
JP (3) JP6193886B2 (zh)
KR (4) KR20220143972A (zh)
CN (2) CN104081366B (zh)
WO (1) WO2013110847A1 (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107111456A (zh) * 2015-01-21 2017-08-29 闪迪技术有限公司 用于生成与主机命令相关联的提示信息的系统和方法
CN107430879A (zh) * 2015-05-08 2017-12-01 桑迪士克科技有限责任公司 非易失性储存装置的数据映射
CN107910031A (zh) * 2016-09-16 2018-04-13 上海博维逻辑半导体技术有限公司 混合非易失性存储器结构及其方法
CN108351816A (zh) * 2015-12-18 2018-07-31 英特尔公司 用于在数据存储设备上执行数据拷贝操作的技术
CN112534393A (zh) * 2018-08-08 2021-03-19 美光科技公司 存储器系统中的写入积分的主动返回
CN113360090A (zh) * 2020-03-04 2021-09-07 美光科技公司 相干性锁定方案
CN114077404A (zh) * 2020-08-17 2022-02-22 美光科技公司 使存储器单元与主机系统解除关联
US11262936B2 (en) 2015-10-30 2022-03-01 Sony Corporation Memory controller, storage device, information processing system, and memory control method
CN114303137A (zh) * 2020-08-07 2022-04-08 美光科技公司 使用主机存储器缓冲器的存储器叠加
CN114945984A (zh) * 2020-01-16 2022-08-26 美光科技公司 扩展存储器通信
CN115174604A (zh) * 2017-08-03 2022-10-11 铠侠股份有限公司 网状架构上的高速nvm

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8156415B1 (en) * 2007-12-26 2012-04-10 Marvell International Ltd. Method and system for command queuing in disk drives
US8307180B2 (en) 2008-02-28 2012-11-06 Nokia Corporation Extended utilization area for a memory device
US8370717B1 (en) 2008-04-08 2013-02-05 Marvell International Ltd. Method and apparatus for flexible buffers in an XOR engine
US8874824B2 (en) 2009-06-04 2014-10-28 Memory Technologies, LLC Apparatus and method to share host system RAM with mass storage memory RAM
US9081665B2 (en) * 2012-02-02 2015-07-14 OCZ Storage Solutions Inc. Apparatus, methods and architecture to increase write performance and endurance of non-volatile solid state memory components
US9311226B2 (en) 2012-04-20 2016-04-12 Memory Technologies Llc Managing operational state data of a memory module using host memory in association with state change
TWI459201B (zh) * 2012-04-27 2014-11-01 Toshiba Kk Information processing device
JP2013242694A (ja) * 2012-05-21 2013-12-05 Renesas Mobile Corp 半導体装置、電子装置、電子システム及び電子装置の制御方法
WO2014129160A1 (ja) * 2013-02-20 2014-08-28 パナソニック株式会社 無線アクセス装置および無線アクセスシステム
JP6139010B2 (ja) * 2013-03-15 2017-05-31 インテル・コーポレーション デバイス
KR20150041873A (ko) * 2013-10-10 2015-04-20 에스케이하이닉스 주식회사 데이터 처리 시스템
US11132328B2 (en) 2013-12-20 2021-09-28 Rambus, Inc. High level instructions with lower-level assembly code style primitives within a memory appliance for accessing memory
US9092362B1 (en) * 2014-03-13 2015-07-28 NXGN Data, Inc. Programmable data write management system and method for operating the same in a solid state drive
US10824335B2 (en) 2014-07-14 2020-11-03 Western Digital Technologies, Inc. Device and method to store predicted data at a host memory
US9767045B2 (en) * 2014-08-29 2017-09-19 Memory Technologies Llc Control for authenticated accesses to a memory device
JP6248921B2 (ja) * 2014-12-22 2017-12-20 ソニー株式会社 メモリコントローラ、記憶装置、および、情報処理システム
KR102337044B1 (ko) * 2015-07-27 2021-12-09 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
CN107515723B (zh) * 2016-06-16 2020-04-24 伊姆西Ip控股有限责任公司 用于管理存储系统中的存储器的方法和系统
US10304418B2 (en) * 2016-09-27 2019-05-28 Intel Corporation Operating system transparent system memory abandonment
US10620870B2 (en) 2017-12-08 2020-04-14 Intel Corporation Data storage device with bytewise copy
EP3745763A4 (en) 2018-01-24 2021-11-10 Ntt Docomo, Inc. USER TERMINAL DEVICE AND WIRELESS COMMUNICATION PROCEDURE

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1094392A1 (en) * 1999-10-22 2001-04-25 Sun Microsystems, Inc. Method and apparatus for interfacing with a secondary storage system
EP1091283B1 (en) * 1999-09-30 2006-10-04 Fujitsu Limited Copying method between logical disks, disk-storage system and program for the same
US20090198872A1 (en) * 2008-02-05 2009-08-06 Spansion Llc Hardware based wear leveling mechanism
US20100250836A1 (en) * 2009-03-25 2010-09-30 Anobit Technologies Ltd Use of Host System Resources by Memory Controller
CN101887350A (zh) * 2009-05-14 2010-11-17 E·孔法洛涅里 用于存储总线接口的pcm存储器

Family Cites Families (218)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1293819C (en) 1986-08-29 1991-12-31 Thinking Machines Corporation Very large scale computer
JPS6464073A (en) 1987-09-03 1989-03-09 Minolta Camera Kk Image memory
JP2661224B2 (ja) 1988-12-23 1997-10-08 株式会社リコー メモリ増設方式
US5781753A (en) 1989-02-24 1998-07-14 Advanced Micro Devices, Inc. Semi-autonomous RISC pipelines for overlapped execution of RISC-like instructions within the multiple superscalar execution units of a processor having distributed pipeline control for speculative and out-of-order execution of complex instructions
JP3038781B2 (ja) 1989-04-21 2000-05-08 日本電気株式会社 メモリアクセス制御回路
US5680570A (en) 1991-06-12 1997-10-21 Quantum Corporation Memory system with dynamically allocatable non-volatile storage capability
JP3407317B2 (ja) * 1991-11-28 2003-05-19 株式会社日立製作所 フラッシュメモリを使用した記憶装置
JPH07504527A (ja) * 1992-03-09 1995-05-18 オースペックス　システムズ　インコーポレイテッド 高性能の不揮発性ｒａｍ保護式の書き込みキャッシュアクセラレータシステム
CN1095164C (zh) 1994-06-07 2002-11-27 株式会社日立制作所 对多种运作模式进行选择后进行记录/再生的信息存储装置及其控制方法
US5710931A (en) 1994-09-07 1998-01-20 Canon Kabushiki Kaisha Suspension state control for information processing devices such as battery powered computers
JP3687115B2 (ja) 1994-10-27 2005-08-24 ソニー株式会社 再生装置
JPH08161216A (ja) * 1994-12-09 1996-06-21 Toshiba Corp メモリ高速クリア機能を持つ情報処理装置
US5586291A (en) * 1994-12-23 1996-12-17 Emc Corporation Disk controller with volatile and non-volatile cache memories
EP0749063A3 (en) 1995-06-07 1999-01-13 International Business Machines Corporation Method and apparatus for suspend/resume operation in a computer
IT235879Y1 (it) 1995-06-14 2000-07-18 Olivetti & Co Spa Tastiera per l'introduzione di dati con posizionatore di traccia
US6393492B1 (en) 1995-11-03 2002-05-21 Texas Instruments Incorporated Method and arrangement for operating a mass memory storage peripheral computer device connected to a host computer
US5802069A (en) * 1995-11-13 1998-09-01 Intel Corporation Implementing mass storage device functions using host processor memory
US5822553A (en) 1996-03-13 1998-10-13 Diamond Multimedia Systems, Inc. Multiple parallel digital data stream channel controller architecture
US5838873A (en) 1996-05-31 1998-11-17 Thomson Consumer Electronics, Inc. Packetized data formats for digital data storage media
US5805882A (en) 1996-07-19 1998-09-08 Compaq Computer Corporation Computer system and method for replacing obsolete or corrupt boot code contained within reprogrammable memory with new boot code supplied from an external source through a data port
US5933626A (en) 1997-06-12 1999-08-03 Advanced Micro Devices, Inc. Apparatus and method for tracing microprocessor instructions
US6226710B1 (en) 1997-11-14 2001-05-01 Utmc Microelectronic Systems Inc. Content addressable memory (CAM) engine
JP4310821B2 (ja) 1997-12-24 2009-08-12 ソニー株式会社 情報記録装置および方法
JP3990485B2 (ja) 1997-12-26 2007-10-10 株式会社ルネサステクノロジ 半導体不揮発性記憶装置
JPH11259357A (ja) * 1998-03-09 1999-09-24 Seiko Epson Corp 半導体集積装置及び不揮発性メモリ書き込み方式
US6173425B1 (en) 1998-04-15 2001-01-09 Integrated Device Technology, Inc. Methods of testing integrated circuits to include data traversal path identification information and related status information in test data streams
US6067300A (en) * 1998-06-11 2000-05-23 Cabletron Systems, Inc. Method and apparatus for optimizing the transfer of data packets between local area networks
JP2000057039A (ja) 1998-08-03 2000-02-25 Canon Inc アクセス制御方法及び装置及びファイルシステム及び情報処理装置
US6721288B1 (en) 1998-09-16 2004-04-13 Openwave Systems Inc. Wireless mobile devices having improved operation during network unavailability
JP2002526875A (ja) 1998-09-28 2002-08-20 ティ・スクエアード・ジー・インコーポレーテッド マルチバイト・ランダム・アクセス・ストレージ／メモリ・システム
US6279114B1 (en) 1998-11-04 2001-08-21 Sandisk Corporation Voltage negotiation in a single host multiple cards system
JP2001006379A (ja) 1999-06-16 2001-01-12 Fujitsu Ltd 複写、移動機能を有するフラッシュメモリ
US7889544B2 (en) 2004-04-05 2011-02-15 Super Talent Electronics, Inc. High-speed controller for phase-change memory peripheral device
US6513094B1 (en) * 1999-08-23 2003-01-28 Advanced Micro Devices, Inc. ROM/DRAM data bus sharing with write buffer and read prefetch activity
JP2001067786A (ja) 1999-08-30 2001-03-16 Matsushita Electric Ind Co Ltd 記録再生装置
WO2001035200A1 (en) 1999-11-09 2001-05-17 Advanced Micro Devices, Inc. Dynamically adjusting a processor's operational parameters according to its environment
US7552251B2 (en) * 2003-12-02 2009-06-23 Super Talent Electronics, Inc. Single-chip multi-media card/secure digital (MMC/SD) controller reading power-on boot code from integrated flash memory for user storage
US20060075395A1 (en) 2004-10-01 2006-04-06 Lee Charles C Flash card system
US6609182B1 (en) 2000-01-20 2003-08-19 Microsoft Corporation Smart hibernation on an operating system with page translation
JP3955712B2 (ja) 2000-03-03 2007-08-08 株式会社ルネサステクノロジ 半導体装置
US6785764B1 (en) 2000-05-11 2004-08-31 Micron Technology, Inc. Synchronous flash memory with non-volatile mode register
US20020000931A1 (en) 2000-04-14 2002-01-03 Mark Petronic User interface for a two-way satellite communication system
JP2002023962A (ja) 2000-07-07 2002-01-25 Fujitsu Ltd ディスク装置及び制御方法
US6721843B1 (en) 2000-07-07 2004-04-13 Lexar Media, Inc. Flash memory architecture implementing simultaneously programmable multiple flash memory banks that are host compatible
JP3965874B2 (ja) 2000-07-17 2007-08-29 セイコーエプソン株式会社 記録媒体に二液を用いて印刷する記録方法、この記録方法によって印刷された記録物、およびこの記録方法を実行する手段を備えた記録装置
US6804763B1 (en) 2000-10-17 2004-10-12 Igt High performance battery backed ram interface
US6801994B2 (en) * 2000-12-20 2004-10-05 Microsoft Corporation Software management systems and methods for automotive computing devices
US6510488B2 (en) 2001-02-05 2003-01-21 M-Systems Flash Disk Pioneers Ltd. Method for fast wake-up of a flash memory system
US6779045B2 (en) * 2001-03-21 2004-08-17 Intel Corporation System and apparatus for increasing the number of operations per transmission for a media management system
US6990571B2 (en) 2001-04-25 2006-01-24 Intel Corporation Method for memory optimization in a digital signal processor
US6732221B2 (en) * 2001-06-01 2004-05-04 M-Systems Flash Disk Pioneers Ltd Wear leveling of static areas in flash memory
US6920540B2 (en) * 2001-10-22 2005-07-19 Rambus Inc. Timing calibration apparatus and method for a memory device signaling system
JP2003150445A (ja) * 2001-11-13 2003-05-23 Fujitsu Ltd 外部記憶装置を有するコンピュータシステム
US6842829B1 (en) * 2001-12-06 2005-01-11 Lsi Logic Corporation Method and apparatus to manage independent memory systems as a shared volume
US6754129B2 (en) 2002-01-24 2004-06-22 Micron Technology, Inc. Memory module with integrated bus termination
US7085866B1 (en) 2002-02-19 2006-08-01 Hobson Richard F Hierarchical bus structure and memory access protocol for multiprocessor systems
FI115562B (fi) 2002-03-27 2005-05-31 Nokia Corp Menetelmä ja järjestelmä tehonkulutuksen määrittämiseksi elektroniikkalaitteen yhteydessä ja elektroniikkalaite
US6892311B2 (en) 2002-05-08 2005-05-10 Dell Usa, L.P. System and method for shutting down a host and storage enclosure if the status of the storage enclosure is in a first condition and is determined that the storage enclosure includes a critical storage volume
WO2003102783A1 (en) 2002-05-31 2003-12-11 Nokia Corporation Method and memory adapter for handling data of a mobile device using non-volatile memory
JP2004062928A (ja) 2002-07-25 2004-02-26 Hitachi Ltd 磁気ディスク装置及び記憶システム
JP4111789B2 (ja) 2002-09-13 2008-07-02 富士通株式会社 半導体記憶装置の制御方法及び半導体記憶装置
US6901298B1 (en) 2002-09-30 2005-05-31 Rockwell Automation Technologies, Inc. Saving and restoring controller state and context in an open operating system
US7366818B2 (en) * 2002-10-08 2008-04-29 Koninklijke Philips Electronics N.V. Integrated circuit comprising a plurality of processing modules and a network and method for exchanging data using same
US20040088474A1 (en) 2002-10-30 2004-05-06 Lin Jin Shin NAND type flash memory disk device and method for detecting the logical address
AU2003286638A1 (en) 2002-10-31 2004-06-07 Ring Technology Enterprises, Llc Methods and systems for a storage system
US7949777B2 (en) 2002-11-01 2011-05-24 Avid Technology, Inc. Communication protocol for controlling transfer of temporal data over a bus between devices in synchronization with a periodic reference signal
US7290093B2 (en) 2003-01-07 2007-10-30 Intel Corporation Cache memory to support a processor's power mode of operation
US7181574B1 (en) 2003-01-30 2007-02-20 Veritas Operating Corporation Server cluster using informed prefetching
TWI220733B (en) * 2003-02-07 2004-09-01 Ind Tech Res Inst System and a method for stack-caching method frames
FI117489B (fi) 2003-02-07 2006-10-31 Nokia Corp Menetelmä muistikortin osoittamiseksi, muistikorttia käyttävä järjestelmä, ja muistikortti
JP2006520958A (ja) 2003-03-19 2006-09-14 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ プロファイル記憶装置を有する汎用メモリ装置
US7233335B2 (en) 2003-04-21 2007-06-19 Nividia Corporation System and method for reserving and managing memory spaces in a memory resource
US6981123B2 (en) 2003-05-22 2005-12-27 Seagate Technology Llc Device-managed host buffer
US7822105B2 (en) 2003-09-02 2010-10-26 Sirf Technology, Inc. Cross-correlation removal of carrier wave jamming signals
US20050071570A1 (en) * 2003-09-26 2005-03-31 Takasugl Robin Alexis Prefetch controller for controlling retrieval of data from a data storage device
US7321958B2 (en) * 2003-10-30 2008-01-22 International Business Machines Corporation System and method for sharing memory by heterogeneous processors
US7120766B2 (en) * 2003-12-22 2006-10-10 Inernational Business Machines Corporation Apparatus and method to initialize information disposed in an information storage and retrieval system
US20050204113A1 (en) 2004-03-09 2005-09-15 International Business Machines Corp. Method, system and storage medium for dynamically selecting a page management policy for a memory controller
JP4402997B2 (ja) 2004-03-26 2010-01-20 株式会社日立製作所 ストレージ装置
EP1870814B1 (en) 2006-06-19 2014-08-13 Texas Instruments France Method and apparatus for secure demand paging for processor devices
JP2005309653A (ja) 2004-04-20 2005-11-04 Hitachi Global Storage Technologies Netherlands Bv ディスク装置及びキャッシュ制御方法
KR20070010152A (ko) * 2004-04-26 2007-01-22 코닌클리케 필립스 일렉트로닉스 엔.브이. 트랜잭션을 발행하기 위한 집적 회로 및 방법
EP2977906A1 (en) 2004-04-28 2016-01-27 Panasonic Corporation Nonvolatile storage device and data write method
US7480749B1 (en) * 2004-05-27 2009-01-20 Nvidia Corporation Main memory as extended disk buffer memory
US7958292B2 (en) 2004-06-23 2011-06-07 Marvell World Trade Ltd. Disk drive system on chip with integrated buffer memory and support for host memory access
JP4768237B2 (ja) * 2004-06-25 2011-09-07 株式会社東芝 携帯可能電子装置及び携帯可能電子装置の制御方法
US7380095B2 (en) 2004-06-30 2008-05-27 Intel Corporation System and method for simulating real-mode memory access with access to extended memory
US8490102B2 (en) 2004-07-29 2013-07-16 International Business Machines Corporation Resource allocation management using IOC token requestor logic
US7334107B2 (en) * 2004-09-30 2008-02-19 Intel Corporation Caching support for direct memory access address translation
US8843727B2 (en) * 2004-09-30 2014-09-23 Intel Corporation Performance enhancement of address translation using translation tables covering large address spaces
US20060120235A1 (en) * 2004-12-06 2006-06-08 Teac Aerospace Technologies System and method of erasing non-volatile recording media
CN101111825A (zh) * 2004-12-06 2008-01-23 Teac宇航技术公司 擦除非易失性记录介质的系统和方法
US20060119602A1 (en) * 2004-12-07 2006-06-08 Fisher Andrew J Address based graphics protocol
US7243173B2 (en) 2004-12-14 2007-07-10 Rockwell Automation Technologies, Inc. Low protocol, high speed serial transfer for intra-board or inter-board data communication
US7275140B2 (en) 2005-05-12 2007-09-25 Sandisk Il Ltd. Flash memory management method that is resistant to data corruption by power loss
KR100706246B1 (ko) 2005-05-24 2007-04-11 삼성전자주식회사 읽기 성능을 향상시킬 수 있는 메모리 카드
JP2006343923A (ja) 2005-06-08 2006-12-21 Fujitsu Ltd ディスク記録装置
US20060288130A1 (en) * 2005-06-21 2006-12-21 Rajesh Madukkarumukumana Address window support for direct memory access translation
US7610445B1 (en) * 2005-07-18 2009-10-27 Palm, Inc. System and method for improving data integrity and memory performance using non-volatile media
US7571295B2 (en) 2005-08-04 2009-08-04 Intel Corporation Memory manager for heterogeneous memory control
JP4305429B2 (ja) 2005-08-18 2009-07-29 トヨタ自動車株式会社 インホイールサスペンション
JP2007052717A (ja) * 2005-08-19 2007-03-01 Fujitsu Ltd データ転送装置およびデータ転送方法
JP4685567B2 (ja) 2005-09-15 2011-05-18 株式会社日立製作所 情報処理装置によるサービス提供システム
KR100673013B1 (ko) * 2005-09-21 2007-01-24 삼성전자주식회사 메모리 컨트롤러 및 그것을 포함한 데이터 처리 시스템
CN101278352B (zh) 2005-09-30 2012-05-30 莫塞德技术公司 菊花链级联设备和方法
JP4903415B2 (ja) * 2005-10-18 2012-03-28 株式会社日立製作所 記憶制御システム及び記憶制御方法
US7783845B2 (en) 2005-11-14 2010-08-24 Sandisk Corporation Structures for the management of erase operations in non-volatile memories
JP2007156597A (ja) 2005-12-01 2007-06-21 Hitachi Ltd ストレージ装置
US20070136523A1 (en) 2005-12-08 2007-06-14 Bonella Randy M Advanced dynamic disk memory module special operations
US20070147115A1 (en) 2005-12-28 2007-06-28 Fong-Long Lin Unified memory and controller
US7492368B1 (en) 2006-01-24 2009-02-17 Nvidia Corporation Apparatus, system, and method for coalescing parallel memory requests
US20070226795A1 (en) 2006-02-09 2007-09-27 Texas Instruments Incorporated Virtual cores and hardware-supported hypervisor integrated circuits, systems, methods and processes of manufacture
JP4167695B2 (ja) 2006-03-28 2008-10-15 株式会社Ｓｎｋプレイモア 遊技機
US7925860B1 (en) 2006-05-11 2011-04-12 Nvidia Corporation Maximized memory throughput using cooperative thread arrays
EP2021930A4 (en) 2006-05-23 2011-04-20 Mosaid Technologies Inc APPARATUS AND METHOD FOR ESTABLISHING DEVICE IDENTIFIERS TO INTERCONNECT SERIAL DEVICES
US7753281B2 (en) * 2006-06-01 2010-07-13 Hewlett-Packard Development Company, L.P. System and method of updating a first version of a data file in a contactless flash memory device
JP4182993B2 (ja) 2006-06-30 2008-11-19 Ｔｄｋ株式会社 メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法
EP2047368A4 (en) 2006-07-31 2009-09-23 Toshiba Kk NON-VOLATILE MEMORY SYSTEM AND DATA READING / WRITING METHOD FOR NON-VOLATILE MEMORY SYSTEM
US9798528B2 (en) 2006-09-13 2017-10-24 International Business Machines Corporation Software solution for cooperative memory-side and processor-side data prefetching
US20080081609A1 (en) 2006-09-29 2008-04-03 Motorola, Inc. Method and system for associating a user profile to a sim card
US8935302B2 (en) 2006-12-06 2015-01-13 Intelligent Intellectual Property Holdings 2 Llc Apparatus, system, and method for data block usage information synchronization for a non-volatile storage volume
TWM317043U (en) 2006-12-27 2007-08-11 Genesys Logic Inc Cache device of the flash memory address transformation layer
TWI530791B (zh) 2007-01-10 2016-04-21 木比爾半導體股份有限公司 用於改善外部計算裝置效能的調適性記憶體系統
KR100849182B1 (ko) 2007-01-22 2008-07-30 삼성전자주식회사 반도체 카드 패키지 및 그 제조방법
US8312559B2 (en) 2007-01-26 2012-11-13 Hewlett-Packard Development Company, L.P. System and method of wireless security authentication
KR100881052B1 (ko) 2007-02-13 2009-01-30 삼성전자주식회사 플래시 메모리의 매핑 테이블 검색 시스템 및 그에 따른검색방법
US20080235477A1 (en) * 2007-03-19 2008-09-25 Rawson Andrew R Coherent data mover
JP2008250961A (ja) 2007-03-30 2008-10-16 Nec Corp 記憶媒体の制御装置、データ記憶装置、データ記憶システム、方法、及び制御プログラム
ES2368366T3 (es) * 2007-05-07 2011-11-16 Vorne Industries, Inc. Método y sistema para ampliar las capacidades de dispositivos integrados a través de clientes de red.
US9396103B2 (en) * 2007-06-08 2016-07-19 Sandisk Technologies Llc Method and system for storage address re-mapping for a memory device
US8527691B2 (en) * 2007-07-31 2013-09-03 Panasonic Corporation Nonvolatile memory device and nonvolatile memory system with fast boot capability
US8166238B2 (en) 2007-10-23 2012-04-24 Samsung Electronics Co., Ltd. Method, device, and system for preventing refresh starvation in shared memory bank
US7730248B2 (en) 2007-12-13 2010-06-01 Texas Instruments Incorporated Interrupt morphing and configuration, circuits, systems and processes
US8185685B2 (en) * 2007-12-14 2012-05-22 Hitachi Global Storage Technologies Netherlands B.V. NAND flash module replacement for DRAM module
JP4533968B2 (ja) * 2007-12-28 2010-09-01 株式会社東芝 半導体記憶装置及びその制御方法、コントローラ、情報処理装置
US8892831B2 (en) * 2008-01-16 2014-11-18 Apple Inc. Memory subsystem hibernation
CN104123239B (zh) * 2008-01-31 2017-07-21 甲骨文国际公司 用于事务缓存的系统和方法
US8209463B2 (en) 2008-02-05 2012-06-26 Spansion Llc Expansion slots for flash memory based random access memory subsystem
US8180975B2 (en) 2008-02-26 2012-05-15 Microsoft Corporation Controlling interference in shared memory systems using parallelism-aware batch scheduling
JP4672742B2 (ja) 2008-02-27 2011-04-20 株式会社東芝 メモリコントローラおよびメモリシステム
US8307180B2 (en) 2008-02-28 2012-11-06 Nokia Corporation Extended utilization area for a memory device
JP4643667B2 (ja) 2008-03-01 2011-03-02 株式会社東芝 メモリシステム
US8775718B2 (en) 2008-05-23 2014-07-08 Netapp, Inc. Use of RDMA to access non-volatile solid-state memory in a network storage system
KR101456976B1 (ko) * 2008-06-09 2014-11-03 삼성전자 주식회사 메모리 테스트 디바이스 및 메모리 테스트 방법
US8099522B2 (en) 2008-06-09 2012-01-17 International Business Machines Corporation Arrangements for I/O control in a virtualized system
US8578104B2 (en) * 2008-06-17 2013-11-05 Nxp, B.V. Multiprocessor system with mixed software hardware controlled cache management
US9223642B2 (en) * 2013-03-15 2015-12-29 Super Talent Technology, Corp. Green NAND device (GND) driver with DRAM data persistence for enhanced flash endurance and performance
US8166229B2 (en) 2008-06-30 2012-04-24 Intel Corporation Apparatus and method for multi-level cache utilization
US8139430B2 (en) * 2008-07-01 2012-03-20 International Business Machines Corporation Power-on initialization and test for a cascade interconnect memory system
WO2010020992A1 (en) * 2008-08-21 2010-02-25 Xsignnet Ltd. Storage system and method of operating thereof
CN101667103B (zh) 2008-09-01 2011-05-04 智微科技股份有限公司 磁盘阵列5控制器及存取方法
US8103830B2 (en) 2008-09-30 2012-01-24 Intel Corporation Disabling cache portions during low voltage operations
US8181046B2 (en) * 2008-10-29 2012-05-15 Sandisk Il Ltd. Transparent self-hibernation of non-volatile memory system
US8316201B2 (en) * 2008-12-18 2012-11-20 Sandisk Il Ltd. Methods for executing a command to write data from a source location to a destination location in a memory device
US8639874B2 (en) 2008-12-22 2014-01-28 International Business Machines Corporation Power management of a spare DRAM on a buffered DIMM by issuing a power on/off command to the DRAM device
US8094500B2 (en) * 2009-01-05 2012-01-10 Sandisk Technologies Inc. Non-volatile memory and method with write cache partitioning
CN101571835B (zh) * 2009-03-26 2011-01-26 浙江大学 基于程序的需求来改变Cache组相联度的实现方法
GB2481955B (en) * 2009-05-04 2014-10-08 Hewlett Packard Development Co Storage device erase command having a control field controllable by a requestor device
US8806144B2 (en) * 2009-05-12 2014-08-12 Stec, Inc. Flash storage device with read cache
US8180981B2 (en) * 2009-05-15 2012-05-15 Oracle America, Inc. Cache coherent support for flash in a memory hierarchy
US8533437B2 (en) * 2009-06-01 2013-09-10 Via Technologies, Inc. Guaranteed prefetch instruction
US8874824B2 (en) 2009-06-04 2014-10-28 Memory Technologies, LLC Apparatus and method to share host system RAM with mass storage memory RAM
US8244981B2 (en) * 2009-07-10 2012-08-14 Apple Inc. Combined transparent/non-transparent cache
JP2011022657A (ja) * 2009-07-13 2011-02-03 Fujitsu Ltd メモリシステムおよび情報処理装置
JP2011028537A (ja) * 2009-07-27 2011-02-10 Buffalo Inc 外部記憶装置へのアクセスを高速化する方法および外部記憶システム
US8453021B2 (en) * 2009-07-29 2013-05-28 Stec, Inc. Wear leveling in solid-state device
WO2011013350A1 (ja) 2009-07-29 2011-02-03 パナソニック株式会社 メモリ装置、ホスト装置およびメモリシステム
US8266481B2 (en) * 2009-07-29 2012-09-11 Stec, Inc. System and method of wear-leveling in flash storage
JP2011039849A (ja) * 2009-08-12 2011-02-24 Canon Inc 情報処理装置及びその制御方法、並びにプログラム
US8667225B2 (en) 2009-09-11 2014-03-04 Advanced Micro Devices, Inc. Store aware prefetching for a datastream
US9952977B2 (en) 2009-09-25 2018-04-24 Nvidia Corporation Cache operations and policies for a multi-threaded client
WO2011044154A1 (en) 2009-10-05 2011-04-14 Marvell Semiconductor, Inc. Data caching in non-volatile memory
JP2011082911A (ja) * 2009-10-09 2011-04-21 Sony Corp 周辺機器および機器接続システム
JP5526697B2 (ja) * 2009-10-14 2014-06-18 ソニー株式会社 ストレージ装置およびメモリシステム
KR101602939B1 (ko) 2009-10-16 2016-03-15 삼성전자주식회사 불휘발성 메모리 시스템 및 그것의 데이터 관리 방법
US8452946B2 (en) * 2009-12-17 2013-05-28 Intel Corporation Methods and apparatuses for efficient load processing using buffers
US8364886B2 (en) 2010-01-26 2013-01-29 Seagate Technology Llc Verifying whether metadata identifies a most current version of stored data in a memory space
US8255617B2 (en) 2010-01-26 2012-08-28 Seagate Technology Llc Maintaining data integrity in a data storage device
US9128718B1 (en) 2010-03-29 2015-09-08 Amazon Technologies, Inc. Suspend using internal rewriteable memory
US8291172B2 (en) 2010-04-27 2012-10-16 Via Technologies, Inc. Multi-modal data prefetcher
JP4988007B2 (ja) * 2010-05-13 2012-08-01 株式会社東芝 情報処理装置およびドライバ
WO2011148223A1 (en) * 2010-05-27 2011-12-01 Sandisk Il Ltd Memory management storage to a host device
KR101734204B1 (ko) 2010-06-01 2017-05-12 삼성전자주식회사 프로그램 시퀀서를 포함하는 플래시 메모리 장치 및 시스템, 그리고 그것의 프로그램 방법
US8397101B2 (en) 2010-06-03 2013-03-12 Seagate Technology Llc Ensuring a most recent version of data is recovered from a memory
US8826051B2 (en) 2010-07-26 2014-09-02 Apple Inc. Dynamic allocation of power budget to a system having non-volatile memory and a processor
US8938574B2 (en) 2010-10-26 2015-01-20 Lsi Corporation Methods and systems using solid-state drives as storage controller cache memory
TWI417727B (zh) * 2010-11-22 2013-12-01 Phison Electronics Corp 記憶體儲存裝置、其記憶體控制器與回應主機指令的方法
EP2652623B1 (en) * 2010-12-13 2018-08-01 SanDisk Technologies LLC Apparatus, system, and method for auto-commit memory
GB2486738B (en) 2010-12-24 2018-09-19 Qualcomm Technologies Int Ltd Instruction execution
US20120179874A1 (en) 2011-01-07 2012-07-12 International Business Machines Corporation Scalable cloud storage architecture
US20120209413A1 (en) 2011-02-14 2012-08-16 Microsoft Corporation Background Audio on Mobile Devices
US8694764B2 (en) 2011-02-24 2014-04-08 Microsoft Corporation Multi-phase resume from hibernate
CN102156629A (zh) * 2011-05-04 2011-08-17 苏州国芯科技有限公司 32位指令扩展的方法
US8706955B2 (en) 2011-07-01 2014-04-22 Apple Inc. Booting a memory device from a host
US9645758B2 (en) 2011-07-22 2017-05-09 Sandisk Technologies Llc Apparatus, system, and method for indexing data of an append-only, log-based structure
US9141394B2 (en) 2011-07-29 2015-09-22 Marvell World Trade Ltd. Switching between processor cache and random-access memory
TWI521343B (zh) 2011-08-01 2016-02-11 Toshiba Kk An information processing device, a semiconductor memory device, and a semiconductor memory device
JP5762930B2 (ja) * 2011-11-17 2015-08-12 株式会社東芝 情報処理装置および半導体記憶装置
EP2631916B1 (en) * 2011-09-06 2015-08-26 Huawei Technologies Co., Ltd. Data deletion method and apparatus
US8719464B2 (en) * 2011-11-30 2014-05-06 Advanced Micro Device, Inc. Efficient memory and resource management
US20130145055A1 (en) * 2011-12-02 2013-06-06 Andrew Kegel Peripheral Memory Management
CN103975287B (zh) 2011-12-13 2017-04-12 英特尔公司 使用非易失性随机存取存储器的服务器中的增强系统睡眠状态支持
CN107368433B (zh) 2011-12-20 2021-06-22 英特尔公司 2级存储器分级结构中的存储器侧高速缓存的动态部分断电
US9069551B2 (en) 2011-12-22 2015-06-30 Sandisk Technologies Inc. Systems and methods of exiting hibernation in response to a triggering event
US8879346B2 (en) 2011-12-30 2014-11-04 Intel Corporation Mechanisms for enabling power management of embedded dynamic random access memory on a semiconductor integrated circuit package
CN102609378B (zh) 2012-01-18 2016-03-30 中国科学院计算技术研究所 一种消息式内存访问装置及其访问方法
US9311226B2 (en) 2012-04-20 2016-04-12 Memory Technologies Llc Managing operational state data of a memory module using host memory in association with state change
JP2014044490A (ja) 2012-08-24 2014-03-13 Toshiba Corp ホスト装置及びメモリデバイス
US9116820B2 (en) 2012-08-28 2015-08-25 Memory Technologies Llc Dynamic central cache memory
EP2923358A4 (en) 2012-11-20 2016-06-29 Charles I Peddle SSD ARCHITECTURES
US9229854B1 (en) * 2013-01-28 2016-01-05 Radian Memory Systems, LLC Multi-array operation support and related devices, systems and software
US9652376B2 (en) 2013-01-28 2017-05-16 Radian Memory Systems, Inc. Cooperative flash memory control
KR102074329B1 (ko) 2013-09-06 2020-02-06 삼성전자주식회사 데이터 저장 장치 및 그것의 데이터 처리 방법
US10248587B2 (en) * 2013-11-08 2019-04-02 Sandisk Technologies Llc Reduced host data command processing
US9766823B2 (en) 2013-12-12 2017-09-19 Memory Technologies Llc Channel optimized storage modules
CN103761988B (zh) * 2013-12-27 2018-01-16 华为技术有限公司 固态硬盘及数据移动方法
US10249351B2 (en) * 2016-11-06 2019-04-02 Intel Corporation Memory device with flexible internal data write control circuitry
KR20180055297A (ko) * 2016-11-16 2018-05-25 삼성전자주식회사 언맵 리드를 수행하는 메모리 장치 및 메모리 시스템

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1091283B1 (en) * 1999-09-30 2006-10-04 Fujitsu Limited Copying method between logical disks, disk-storage system and program for the same
EP1094392A1 (en) * 1999-10-22 2001-04-25 Sun Microsystems, Inc. Method and apparatus for interfacing with a secondary storage system
US20090198872A1 (en) * 2008-02-05 2009-08-06 Spansion Llc Hardware based wear leveling mechanism
US20100250836A1 (en) * 2009-03-25 2010-09-30 Anobit Technologies Ltd Use of Host System Resources by Memory Controller
CN101887350A (zh) * 2009-05-14 2010-11-17 E·孔法洛涅里 用于存储总线接口的pcm存储器

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107111456A (zh) * 2015-01-21 2017-08-29 闪迪技术有限公司 用于生成与主机命令相关联的提示信息的系统和方法
CN107111456B (zh) * 2015-01-21 2020-04-28 闪迪技术有限公司 用于生成与主机命令相关联的提示信息的系统和方法
CN107430879B (zh) * 2015-05-08 2020-07-21 桑迪士克科技有限责任公司 非易失性储存装置的数据映射
CN107430879A (zh) * 2015-05-08 2017-12-01 桑迪士克科技有限责任公司 非易失性储存装置的数据映射
US11262936B2 (en) 2015-10-30 2022-03-01 Sony Corporation Memory controller, storage device, information processing system, and memory control method
CN108351816B (zh) * 2015-12-18 2021-11-30 英特尔公司 用于在数据存储设备上执行数据拷贝操作的方法
CN108351816A (zh) * 2015-12-18 2018-07-31 英特尔公司 用于在数据存储设备上执行数据拷贝操作的技术
CN107910031B (zh) * 2016-09-16 2020-12-08 上海博维逻辑半导体技术有限公司 混合非易失性存储器结构及其方法
CN107910031A (zh) * 2016-09-16 2018-04-13 上海博维逻辑半导体技术有限公司 混合非易失性存储器结构及其方法
CN115174604A (zh) * 2017-08-03 2022-10-11 铠侠股份有限公司 网状架构上的高速nvm
CN115174604B (zh) * 2017-08-03 2024-01-02 铠侠股份有限公司 网状架构上的高速nvm
CN112534393A (zh) * 2018-08-08 2021-03-19 美光科技公司 存储器系统中的写入积分的主动返回
US11810618B2 (en) 2020-01-16 2023-11-07 Micron Technology, Inc. Extended memory communication
CN114945984A (zh) * 2020-01-16 2022-08-26 美光科技公司 扩展存储器通信
CN113360090A (zh) * 2020-03-04 2021-09-07 美光科技公司 相干性锁定方案
US11726669B2 (en) 2020-03-04 2023-08-15 Micron Technology, Inc. Coherency locking schemes
CN114303137A (zh) * 2020-08-07 2022-04-08 美光科技公司 使用主机存储器缓冲器的存储器叠加
CN114077404A (zh) * 2020-08-17 2022-02-22 美光科技公司 使存储器单元与主机系统解除关联

Also Published As

Publication number Publication date
JP6193886B2 (ja) 2017-09-06
JP6442009B2 (ja) 2018-12-19
EP2795470A1 (en) 2014-10-29
US20170038975A1 (en) 2017-02-09
KR102127327B1 (ko) 2020-06-29
US10877665B2 (en) 2020-12-29
JP2019061699A (ja) 2019-04-18
KR102317152B1 (ko) 2021-10-27
KR20140116408A (ko) 2014-10-02
KR20210130829A (ko) 2021-11-01
CN108470007A (zh) 2018-08-31
EP3493066A1 (en) 2019-06-05
JP2015511350A (ja) 2015-04-16
JP6817273B2 (ja) 2021-01-20
WO2013110847A1 (en) 2013-08-01
KR20200079558A (ko) 2020-07-03
EP2795470A4 (en) 2015-09-30
EP3493066B1 (en) 2023-03-01
EP2795470B1 (en) 2019-03-06
CN108470007B (zh) 2022-06-17
KR102458334B1 (ko) 2022-10-24
US11797180B2 (en) 2023-10-24
JP2018022497A (ja) 2018-02-08
CN104081366B (zh) 2018-03-27
US20130198434A1 (en) 2013-08-01
KR20220143972A (ko) 2022-10-25
US20210191618A1 (en) 2021-06-24
US9417998B2 (en) 2016-08-16

Similar Documents

Publication Publication Date Title
CN104081366A (zh) 借助非易失性大容量存储器系统提供高速缓冲存储器移动的设备和方法
US11782647B2 (en) Managing operational state data in memory module
US20240020008A1 (en) Apparatus and method to share host system ram with mass storage memory ram
US9317312B2 (en) Computer and memory management method
US9569381B2 (en) Scheduler for memory

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant