DE10228719A1

DE10228719A1 - Vorrichtung, System und Verfahren zur Einstellung der DRAM-Auffrisch-Zeitsteuerung

Info

Publication number: DE10228719A1
Application number: DE10228719A
Authority: DE
Inventors: Hermann Ruckerbauer
Original assignee: Infineon Technologies AG
Current assignee: Polaris Innovations Ltd
Priority date: 2001-07-06
Filing date: 2002-06-27
Publication date: 2003-01-23
Anticipated expiration: 2022-06-28
Also published as: DE10228719B4; KR20030011257A; TWM339757U; US6438057B1

Abstract

Eine Vorrichtung enthält mindestens ein Array von dynamischem Direktzugriffsspeicher (DRAM) und mindestens einen Temperatursensor, der thermisch mit dem DRAM-Array kommuniziert und betreibbar ist, um ein Signal zu erzeugen, das die Temperatur des DRAM-Arrays anzeigt.

Description

ALLGEMEINER STAND DER TECHNIK

Die vorliegende Erfindung betrifft Vorrichtungen, Systeme und/oder Verfahren zum Auffrischen der Inhalte eines Arrays von dynamischem Direktzugriffsspeicher (DRAM) und insbesondere Vorrichtungen, Systeme und/oder Verfahren zur Verwendung einer Temperatur des DRAM- Arrays zur Einstellung einer Auffrischrate, mit der die Inhalte des DRAM-Arrays aktualisiert werden.
Eine übliche Form von Direktzugriffsspeicher (RAM) ist dynamischer Direktzugriffsspeicher (DRAM). Mit Bezug auf die in Fig. 1 gezeigte Ersatzschaltung verwenden DRAMs eine als CMOS (complementary metal-oxide- semiconductor) bezeichnete Halbleitertechnologie zur Implementierung eines Speicherarrays 10 mit einer Vielzahl von Speicherzellen 12, wobei jede Zelle 12 aus einem einzigen Transistor 14 und einem einzigen Kondensator 16 besteht. Durch Aktivieren einer bestimmten Bitleitung und Wortleitung kann auf eine gegebene Zelle 12 des DRAM-Arrays 10 zugegriffen werden. Da die Zellen 12 des DRAM-Arrays in einem Gitter angeordnet sind, wird für jede Kombination von Wortleitung und Bitleitung nur auf eine Zelle 12 zugegriffen.
Um zum Beispiel ein Datenbit in die Zelle (0, 1) zu schreiben, wird die Wortleitung 0 durch Anlegen einer entsprechenden Spannung an diese Leitung, wie zum Beispiel eines logischen High-Pegels (zum Beispiel 3,3 V, 5 V, 15 V usw.) oder eines logischen Low-Pegels (wie zum Beispiel 0 V) aktiviert. Die entsprechende Spannung auf der Wortleitung 0 schaltet jeden der mit dieser Leitung verbundenen Transistoren 14 ein, einschließlich des Transistors 14 der Zelle (0, 1).
Dann kann eine Spannung auf die Bitleitung 1 gelegt werden, die den Kondensator 16, der Zelle (0, 1) auf einen gewünschten Pegel auflädt, z. B. einen logischen High-Pegel oder einen logischen Low-Pegel, entsprechend dem Datenbit. Die Spannung kann mittels eines geeignet verbundenen Datenbusses auf die Bitleitung 1 (und/oder beliebige der anderen Bitleitungen) gelegt werden. Wenn die Spannung auf der Wortleitung 0 entfernt wird, wird der Transistor 14 der Zelle (0, 1) in Ausschaltrichtung vorgespannt und die Ladung auf dem Kondensator 16 der Zelle (0, 1) gespeichert.
Das Lesen eines Datenbit aus einer bestimmten Zelle 12, wie zum Beispiel der Zelle (0, 1), erfolgt im wesentlichen ähnlich wie das Schreiben eines Datenbit, mit der Ausnahme, daß die Spannung auf der Bitleitung 1 nicht durch den Datenbus sondern durch den Kondensator 16 der Zelle 12 auferlegt wird. In der Regel wird nicht eine einzige Zelle 12 beschrieben oder gelesen, sondern statt dessen ein gesamtes Wort (Reihe von Datenbit) in das DRAM-Array 10 geschrieben oder aus dem DRAM-Array 10 gelesen, indem die entsprechende Spannung an eine bestimmte Wortleitung angelegt und auf jeder der Bitleitungen 0, 1, 2 usw. eine Spannung entweder auferlegt oder gemessen wird.
Nachdem Datenbit (z. B. Spannungen) auf den Kondensatoren 16 des DRAM-Arrays 10 gespeichert wurden, sind die Daten nicht permanent. Tatsächlich bestehen verschiedene Leckwege in der Umgebung der Kondensatoren 16, und wenn das Datenelement nicht gelesen werden kann, können dadurch die gespeicherten Spannungen verfälscht werden. Um einen Verlust von in dem DRAM- Array 10 gespeicherten Daten zu vermeiden, werden die Daten periodisch aufgefrischt. Insbesondere dient ein externer Leseverstärker zum Lesen der in dem DRAM-Array 10 gespeicherten Daten und zum Neuschreiben (d. h. Auffrischen) der Daten auf die Kondensatoren 16. In der Regel werden die einer bestimmten Wortleitung zugeordneten Daten (d. h. ein Datenwort) alle 7, 8 Mikrosekunden (z. B. für 256-Mbit-DRAM-Arrays) oder alle 15,6 Mikrosekunden (z. B. für 64-Mbit-DRAM-Arrays) aufgefrischt. Die Auffrischrate für ein bestimmtes DRAM- Array 10 wird vom Hersteller bestimmt und basiert auf einer Hochtemperaturbedingung im ungünstigsten Fall.
Der Auffrischprozeß kann auf zwei Weisen implementiert werden, nämlich entweder intern (Selbstauffrischung) oder extern (CBR- oder Nur-Ras-Auffrischung). Der interne Auffrischprozeß erfordert, daß der DRAM selbst die Auffrisch-Zeitsteuerung einstellt. Der externe Auffrischprozeß erfordert einen externen Chip (Chipsatz), der einen Auffrischbefehl ausgibt. Der DRAM empfängt den Auffrischbefehl von dem externen Chip durch einen eigenen Anschluß.
Leider wirkt sich der Auffrischprozeß nachteilig auf die Gesamtsystemleistung aus. Zu den nachteiligen Effekten gehören: (i) eine Zunahme des Stromverbrauchs des DRAM-Arrays 10 und etwaiger an dem Auffrischprozeß beteiligter externer Schaltkreise und (ii) eine Abnahme der Gesamtsystembandbreite. Bezüglich ersterem entnehmen die externen Leseverstärker und andere zugeordnete Schaltkreise (z. B. Zeilendecodierer, Spaltendecodierer usw.), die an dem Auffrischprozeß beteiligt sind, und natürlich auch das DRAM-Array 10 selbst Strom, um die Daten erneut in das DRAM-Array 10 zu schreiben. Bei bestimmten Anwendungen, wie zum Beispiel in der Automobilindustrie, ist eine Energieeffizienz erwünscht und Zunahmen des Stromverbrauchs aufgrund von Auffrischzyklen des DRAM-Arrays 10 können problematisch sein. Bezüglich letzterem haben die Auffrischzyklen des DRAM-Arrays 10 Priorität gegenüber routinemäßigen Lese- und Schreibzyklen, und die Rate, mit der das DRAM-Array 10 aufgefrischt wird, wirkt sich daher entsprechend auf die Bandbreite (z. B. Datendurchlaß) des Gesamtsystems aus, in dem das DRAM- Array 10 verwendet wird. Folglich wird in der Technik eine neue Vorrichtung, ein neues System und/oder ein neues Verfahren zum Auffrischen der Daten eines DRAM- Arrays benötigt, dergestalt, daß der Stromverbrauch verringert und die Systembandbreite vergrößert wird.

KURZE DARSTELLUNG DER ERFINDUNG

Gemäß mindestens einem Aspekt der vorliegenden Erfindung umfaßt eine Vorrichtung folgendes: mindestens ein DRAM-Array und mindestens einen Temperatursensor in thermischer Verbindung mit dem DRAM-Array, betreibbar, um ein die Temperatur des DRAM-Arrays anzeigendes Signal zu erzeugen.
Vorzugsweise wird das DRAM-Array mit einer Rate aufgefrischt, die als Reaktion auf das Signal schwankt. Zum Beispiel kann die Rate, mit der das DRAM-Array aufgefrischt wird, mit abnehmender Temperatur des DRAM- Arrays abnehmen. Außerdem kann die Rate, mit der das DRAM-Array aufgefrischt wird, mit zunehmender Temperatur des DRAM-Arrays zunehmen.
Vorzugsweise umfaßt der mindestens eine Temperatursensor mindestens eine Diode mit einem Spannungsabfall in Vorwärtsrichtung, der sich als Funktion der Temperatur des DRAM-Arrays ändert, und das Signal entspricht dem Spannungsabfall in Vorwärtsrichtung der mindestens einen Diode. Als Alternative kann der mindestens eine Temperatursensor aus der folgenden Gruppe ausgewählt werden: Thermoelemente, Thermistoren oder jede beliebige andere Vorrichtung, die ein Ausgangssignal liefert, das sich als Funktion der Temperatur ändert.
Gemäß einem oder mehr weiteren Aspekten der Erfindung kann die Vorrichtung weiterhin eine Auffrischeinheit enthalten, die betreibbar ist, um das DRAM-Array mit einer Rate aufzufrischen, die sich als Reaktion auf das Signal ändert. Vorzugsweise enthält die Auffrischeinheit eine Auffrisch-Zeitsteuerungseinheit, die betreibbar ist, um als Reaktion auf das Signal die Rate festzulegen, mit der das DRAM-Array aufgefrischt wird. Es wird bevorzugt, daß die Auffrisch-Zeitsteuerungseinheit betreibbar ist, um die Rate, mit der das DRAM- Array aufgefrischt wird, zu verringern, wenn das Signal anzeigt, daß die Temperatur des DRAM-Arrays abnimmt. Außerdem wird bevorzugt, daß die Auffrisch- Zeitsteuerungseinheit betreibbar ist, um die Rate, mit der das DRAM-Array aufgefrischt wird, zu vergrößern, wenn das Signal anzeigt, daß die Temperatur des DRAM- Arrays zunimmt.
Wenn der mindestens eine Temperatursensor eine Diode ist, wird bevorzugt, daß die Auffrischeinheit betreibbar ist, um den Spannungsabfall in Vorwärtsrichtung der Diode zu messen, um die Temperatur des DRAM-Arrays zu bestimmen.
Gemäß einem oder mehreren weiteren Aspekten der vorliegenden Erfindung sind das DRAM-Array und der mindestens eine Temperatursensor in einem Halbleiterbaustein angeordnet, wobei der Baustein mindestens einen Verbindungsanschluß enthält, der betreibbar ist, um das Signal externen Schaltkreisen zuzuführen.
Gemäß einem oder mehreren weiteren Aspekten der Erfindung werden das DRAM-Array, der mindestens eine Temperatursensor und die Auffrischeinheit in einen Halbleiterbaustein integriert.
Gemäß mindestens einem weiteren Aspekt der vorliegenden Erfindung umfaßt die Vorrichtung folgendes: mindestens einen DRAM-Chip, der das DRAM-Array und den mindestens einen Temperatursensor enthält; mindestens einen Auffrischchip, der betreibbar ist, um das DRAM-Array mit einer Rate aufzufrischen, die sich als Reaktion auf das Signal ändert. Vorzugsweise enthält der Auffrischchip die Auffrisch-Zeitsteuerungseinheit.
Gemäß einem oder mehr weiteren Aspekten der vorliegenden Erfindung umfaßt ein Verfahren die folgenden Schritte: Messen einer Temperatur eines DRAM-Arrays und Auffrischen von Inhalten des DRAM-Arrays mit einer Rate, die sich als Reaktion auf dessen Temperatur ändert.
Das Verfahren umfaßt vorzugsweise weiterhin das Verringern der Rate, mit der das DRAM-Array aufgefrischt wird, wenn die Temperatur des DRAM-Arrays abnimmt. Das Verfahren kann außerdem das Vergrößern der Rate, mit der das DRAM-Array aufgefrischt wird, umfassen, wenn die Temperatur des DRAM-Arrays zunimmt. Es wird ganz besonders bevorzugt, daß der Schritt des Messens der Temperatur des DRAM-Arrays das Messen eines Spannungsabfalls in Vorwärtsrichtung einer Diode umfaßt, die thermisch mit dem DRAM-Array kommuniziert.
Andere Aspekte, Merkmale, Vorteile usw. werden für Fachleute bei Durchsicht der hier erfolgenden Beschreibung in Kombination mit den beigefügten Zeichnungen deutlich.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Zur Veranschaulichung der Erfindung sind in den Zeichnungen zur Zeit bevorzugte Formen gezeigt, wobei sich jedoch versteht, daß die Erfindung nicht auf die genauen gezeigten Anordnungen und/oder Instrumentalitäten beschränkt ist.
Fig. 1 ist ein DRAM-Array im Stand der Technik;
Fig. 2 ist ein Graph der Beziehung zwischen einer Temperatur des DRAM-Arrays und einer wünschenswerten Auffrischrate des DRAM-Arrays;
Fig. 3 ist ein Blockschaltbild einer DRAM-Vorrichtung gemäß einem oder mehreren Aspekten der vorliegenden Erfindung; und
Fig. 4A-4C sind Strukturansichten alternativer DRAM- Konfigurationen gemäß der vorliegenden Erfindung; und
Fig. 5 ist ein Blockschaltbild, das zusätzliche Einzelheiten bestimmter Komponenten von Fig. 3 zeigt.

AUSFÜHRLICHE BESCHREIBUNG

Mit Bezug auf Fig. 2 wurde festgestellt, daß die von DRAM-Array-Herstellern festgelegte Auffrischrate verändert werden kann, wenn die Temperatur des DRAM-Arrays kleiner als ein Wert für den ungünstigsten Fall ist. Wenn zum Beispiel die Temperatur des DRAM-Arrays relativ hoch ist, kann eine entsprechend hohe Auffrischrate R1 erforderlich sein, um die Integrität der in dem DRAM-Array gespeicherten Daten sicherzustellen. Die relativ hohe Auffrischrate R1 führt leider zu einer entsprechend hohen Stromaufnahme und einer niedrigen Systembandbreite. Wenn die Temperatur des DRAM-Arrays dagegen relativ niedrig ist, wurde festgestellt, daß eine entsprechend niedrigere Auffrischrate R2 verwendet werden kann, um die Integrität der in dem DRAM-Array gespeicherten Daten sicherzustellen. Vorteilhafterweise führt die relativ niedrigere Auffrischrate R2 zu einer niedrigeren Stromaufnahme und höheren Gesamtsystembandbreite. Obwohl die Beziehung zwischen der Temperatur und der Auffrischrate des DRAM-Arrays in Fig. 2 als lineare Funktion dargestellt ist, ist zu beachten, daß die Beziehung möglicherweise nicht linear ist und abhängig von der spezifischen Implementierung des DRAM-Arrays unterschiedlich sein kann. Es wird jedoch angenommen, daß die Gesamtbeziehung zwischen der Temperatur und der Auffrischrate für DRAM-Arrays eine positive Steigung aufweist. Gemäß einem oder mehreren Aspekten der vorliegenden Erfindung wird diese Beziehung ausgenutzt, um den Stromverbrauch des DRAM-Arrays (und etwaiger zugeordneter Schaltkreise) zu reduzieren und die Gesamtsystembreite zu verbessern.
Fig. 3 ist ein Blockschaltbild eines Systems 100 zum Speichern von Daten in einem DRAM-Array. Das System 100 enthält eine Speichereinheit 102 und eine Auffrischeinheit 104. Die Speichereinheit 102 enthält vorzugsweise mindestens einen Temperatursensor 110 und mindestens ein DRAM-Array 112. Das DRAM-Array 112 kann im wesentlichen ähnlich wie in Fig. 1 und/oder gemäß beliebigen der bekannten Technologien konfiguriert werden. Vorzugsweise kommuniziert der Temperatursensor 110 thermisch mit dem DRAM-Array 112 (schematisch mittels der Linie 114 dargestellt) und ist betreibbar, um auf der Leitung 116 ein Signal zu erzeugen, das die Temperatur des DRAM-Arrays 112 anzeigt. Als Beispiel kann das DRAM-Array 112 auf einem Halbleiterchip implementiert werden, und der Temperatursensor 110 kann thermisch an denselben Halbleiterchip oder an ein Zwischenglied angekoppelt sein, das thermisch mit dem Halbleiterchip kommuniziert.
Die Auffrischeinheit 104 enthält vorzugsweise einen Temperaturprozessor 120, eine Auffrisch-Zeitsteuerungseinheit 122 und eine Decodierer-/Verstärkereinheit 124. Die Auffrischeinheit 104 ist vorzugsweise betreibbar, um das DRAM-Array 112 (mittels der Verbindung 130) mit einer Rate aufzufrischen, die sich als Reaktion auf das Signal auf der Leitung 116 ändert. Genauer gesagt wird das DRAM-Array 112 vorzugsweise mit einer Rate aufgefrischt, die abnimmt, wenn die Temperatur des DRAM- Arrays 112 abnimmt, und/oder mit einer Rate, die zunimmt, wenn die Temperatur des DRAM-Arrays zunimmt. Der Temperaturprozessor 120 ist vorzugsweise betreibbar, um einen Pegel des Signals auf der Leitung 116 zu erkennen und (mittels der Leitung 121) der Auffrisch-Zeitsteuerungseinheit 122 eine Anzeige der Temperatur des DRAM-Arrays 112 zuzuführen. Die Auffrisch-Zeitsteuerungseinheit 122 ist vorzugsweise betreibbar, um die Rate, mit der das DRAM-Array 112 aufgefrischt wird, als Reaktion auf die Temperaturanzeige aus dem Temperaturprozeß 120 festzulegen. Die Zeilen-/Spaltendecodierer und Leseverstärker 124 sind vorzugsweise betreibbar, um die Auffrischfunktion an dem DRAM-Array 112 gemäß bekannten Techniken in durch die Auffrisch-Zeitsteuerungseinheit 122 vorgeschriebenen Intervallen durchzuführen.
Gemäß mindestens einem Aspekt der vorliegenden Erfindung sind der Temperatursensor 110 und das DRAM- Array 112 vorzugsweise in einem Halbleiterbaustein angeordnet, wobei der Baustein mindestens einen Verbindungsanschluß 117 enthält, der betreibbar ist, um das Signal auf der Leitung 116 externen Schaltkreisen, wie zum Beispiel Auffrischeinheit 104, zuzuführen. Gemäß einem weiteren Aspekt der vorliegenden Erfindung sind das DRAM-Array 112, der Temperatursensor 110 und die Auffrischeinheit 104 dergestalt in denselben Halbleiterbaustein integriert, daß keine externen Schaltkreise erforderlich sind, um die Auffrischfunktion durchzuführen. Gemäß einem weiteren Aspekt der vorliegenden Erfindung wird die Auffrischeinheit 104 mittels eines oder mehrerer Halbleiterbausteine implementiert, um so einen Chipsatz zu bilden, wobei der Baustein den Temperatursensor 110 und das DRAM-Array 112 enthält.
Es wird nun auf Fig. 4A-4C Bezug genommen, in denen Strukturansichten alternativer Konfigurationen des DRAM-Arrays 112 und des Temperatursensors 110 gezeigt sind. In Fig. 4A ist das DRAM-Array 112 auf einem Zwischenglied 180, wie zum Beispiel einem Substrat, einem Kühlkörper usw., angeordnet. Der Temperatursensor 110 ist mit der DRAM-Array-Struktur 112 integriert, zum Beispiel durch Implementieren des Temperatursensors 110 in das Halbleitermaterial des DRAM-Arrays 112. Wie in Fig. 4B gezeigt, wird eine alternative Strukturkonfiguration in Betracht gezogen, bei der das DRAM-Array 112 und der Temperatursensor 110 auf dem Zwischenglied 180 angeordnet sind, wobei das Zwischenglied 180 erwünschte Wärmeleitfähigkeitseigenschaften aufweist. Tatsächlich wird bei dieser Konfiguration bevorzugt, daß das Zwischenglied 180 einen niedrigen Wärmewiderstand zwischen dem DRAM-Array 112 und dem Temperatursensor 110 aufweist, so daß eine genaue Messung der Temperatur des DRAM-Arrays 112 erzielt werden kann. Die in Fig. 4C gezeigte Strukturkonfiguration zeigt, daß der Temperatursensor 110 an die Halbleitervorrichtung 112 angekoppelt werden kann, wie zum Beispiel durch Bonden an das Halbleitermaterial des DRAM-Arrays 112.
Mit Bezug auf Fig. 5 enthält der Temperatursensor 110 vorzugsweise mindestens eine Diode 140 mit einem Spannungsabfall in Vorwärtsrichtung, der sich als Funktion der Temperatur des DRAM-Arrays 112 ändert. Das Signal auf der Leitung 116 entspricht vorzugsweise dem Spannungsabfall in Vorwärtsrichtung der Diode 140. Als Beispiel kann die Auffrischeinheit 104 eine wirksam an die Diode 140 angekoppelte Stromquelle 150 enthalten, so daß die Diode 140 in Vorwärtsrichtung vorgespannt wird. Die Auffrischeinheit 104 kann außerdem einen wirksam über die Diode 140 geschalteten Spannungssensor 152 enthalten, so daß der Spannungsabfall in Vorwärtsrichtung über der Diode 140 gemessen werden kann. Der Spannungssensor 152 erzeugt vorzugsweise auf der Leitung 121 einen Wert, der die Temperatur des DRAM- Arrays 112 gegenüber dem Spannungsabfall in Vorwärtsrichtung der Diode 140 anzeigt.
Obwohl vorzugsweise eine Diode 140 verwendet wird, können verschiedene andere Temperaturmeßvorrichtungen und -techniken verwendet werden, wie zum Beispiel Verwendung eines oder mehrerer Thermoelemente, Thermistoren usw. Gemäß mindestens einem weiteren Aspekt der vorliegenden Erfindung kann ein Verfahren zum Auffrischen der Inhalte eines DRAM-Arrays mit geeigneter Hardware erzielt werden, wie zum Beispiel die in Fig. 3-5 dargestellte, und/oder unter Verwendung eines manuellen oder automatischen Prozesses. Ein automatischer Prozeß kann unter Verwendung beliebiger der bekannten Prozessoren implementiert werden, die betreibbar sind, um Befehle eines Softwareprogramms auszuführen. In jedem Fall entsprechen die Schritte und/oder Aktionen des Verfahrens vorzugsweise den oben mindestens mit Bezug auf Teile der in Fig. 3-5 gezeigten Hardware beschriebenen Funktionen.
Obwohl die Erfindung hier mit Bezug auf bestimmte Ausführungsformen beschrieben wurde, versteht sich, daß diese Ausführungsformen lediglich die Prinzipien und Anwendungen der vorliegenden Erfindung veranschaulichen. Es versteht sich deshalb, daß zahlreiche Modifikationen an den Ausführungsbeispielen vorgenommen werden können und daß andere Anordnungen konzipiert werden können, ohne vom Gedanken und Schutzumfang der vorliegenden Erfindung abzuweichen, der durch die angefügten Ansprüche definiert wird.

Claims

1. Vorrichtung, umfassend:
mindestens ein Array von dynamischem Direktzugriffsspeicher (DRAM); und
mindestens einen Temperatursensor in thermischer Verbindung mit dem DRAM-Array, der betreibbar ist, um ein Signal zu erzeugen, das eine Temperatur des DRAM-Arrays anzeigt.

2. Vorrichtung nach Anspruch 1, wobei das DRAM-Array mit einer Rate aufgefrischt wird, die sich als Reaktion auf das Signal ändert.

3. Vorrichtung nach Anspruch 2, wobei die Rate, mit der das DRAM-Array aufgefrischt wird, abnimmt, wenn die Temperatur des DRAM-Arrays abnimmt.

4. Vorrichtung nach Anspruch 2, wobei die Rate, mit der das DRAM-Array aufgefrischt wird, zunimmt, wenn die Temperatur des DRAM-Arrays zunimmt.

5. Vorrichtung nach Anspruch 1, wobei der mindestens eine Temperatursensor mindestens eine Diode enthält, die einen Spannungsabfall in Vorwärtsrichtung aufweist, der sich als Funktion der Temperatur des DRAM-Arrays ändert, und das Signal dem Spannungsabfall in Vorwärtsrichtung der mindestens einen Diode entspricht.

6. Vorrichtung nach Anspruch 1, wobei der mindestens eine Temperatursensor aus der Gruppe bestehend aus Thermoelementen und Thermistoren gewählt wird.

7. Vorrichtung nach Anspruch 1, wobei das DRAM-Array und der mindestens eine Temperatursensor in einem Halbleiterbaustein angeordnet sind, wobei der Baustein mindestens einen Verbindungsanschluß enthält, der betreibbar ist, um das Signal externen Schaltkreisen zuzuführen.

8. Vorrichtung nach Anspruch 7, wobei der mindestens eine Temperatursensor eine Diode enthält, die einen Spannungsabfall in Vorwärtsrichtung aufweist, der sich als Funktion der Temperatur des DRAM-Arrays ändert, der Baustein einen ersten Anschluß enthält, der an eine Anode der Diode angekoppelt ist, und einen zweiten Anschluß, der an eine Kathode der Diode angekoppelt ist, und das Signal einer Potentialspannung zwischen dem ersten und dem zweiten Anschluß entspricht.

9. Vorrichtung nach Anspruch 8, wobei das DRAM-Array mit einer Rate aufgefrischt wird, die sich als Reaktion auf das Signal ändert.

10. Vorrichtung nach Anspruch 9, wobei die Rate, mit der das DRAM-Array aufgefrischt wird, abnimmt, wenn die Temperatur des DRAM-Arrays abnimmt.

11. Vorrichtung nach Anspruch 9, wobei die Rate, mit der das DRAM-Array aufgefrischt wird, zunimmt, wenn die Temperatur des DRAM-Arrays zunimmt.

12. Vorrichtung nach Anspruch 1, weiterhin mit einer Auffrischeinheit, die betreibbar ist, um das DRAM- Array mit einer Rate aufzufrischen, die sich als Reaktion auf das Signal ändert.

13. Vorrichtung nach Anspruch 12, wobei die Auffrischeinheit eine Auffrisch-Zeitsteuerungseinheit enthält, die betreibbar ist, um als Reaktion auf das Signal die Rate festzulegen, mit der das DRAM- Array aufgefrischt wird.

14. Vorrichtung nach Anspruch 13, wobei die Auffrisch- Zeitsteuerungseinheit betreibbar ist, um die Rate, mit der das DRAM-Array aufgefrischt wird, zu verringern, wenn das Signal anzeigt, daß die Temperatur des DRAM-Arrays abnimmt.

15. Vorrichtung nach Anspruch 13, wobei die Auffrisch- Zeitsteuerungseinheit betreibbar ist, um die Rate, mit der das DRAM-Array aufgefrischt wird, zu vergrößern, wenn das Signal anzeigt, daß die Temperatur des DRAM-Arrays zunimmt.

16. Vorrichtung nach Anspruch 13, wobei der mindestens eine Temperatursensor mindestens eine Diode mit einem Spannungsabfall in Vorwärtsrichtung enthält, der sich als Funktion der Temperatur des DRAM- Arrays ändert, und das Signal dem Spannungsabfall in Vorwärtsrichtung der mindestens einen Diode entspricht.

17. Vorrichtung nach Anspruch 16, wobei die Auffrischeinheit betreibbar ist, um den Spannungsabfall in Vorwärtsrichtung der Diode zu messen, um die Temperatur des DRAM-Arrays zu bestimmen.

18. Vorrichtung nach Anspruch 12, wobei das DRAM- Array, der mindestens eine Temperatursensor und die Auffrischeinheit in einen Halbleiterbaustein integriert sind.

19. Chipsatz eines dynamischen Direktzugriffsspeichers (DRAM), umfassend:
mindestens einen DRAM-Chip, der ein DRAM-Array und mindestens einen thermisch mit dem DRAM-Array kommunizierenden Temperatursensor enthält, wobei der mindestens eine Temperatursensor betreibbar ist, um ein Signal zu erzeugen, das die Temperatur des DRAM-Arrays anzeigt; und
mindestens einen Auffrischchip, der betreibbar ist, um das DRAM-Array mit einer Rate aufzufrischen, die sich als Reaktion auf das Signal ändert.

20. Vorrichtung nach Anspruch 19, wobei der Auffrischchip eine Auffrisch-Zeitsteuerungseinheit enthält, die betreibbar ist, um als Reaktion auf das Signal die Rate festzulegen, mit der das DRAM-Array aufgefrischt wird.

21. Vorrichtung nach Anspruch 20, wobei die Auffrisch- Zeitsteuerungseinheit betreibbar ist, um die Rate, mit der das DRAM-Array aufgefrischt wird, zu verringern, wenn das Signal anzeigt, daß die Temperatur des DRAM-Arrays abnimmt.

22. Vorrichtung nach Anspruch 20, wobei die Auffrisch- Zeitsteuerungseinheit betreibbar ist, um die Rate, mit der das DRAM-Array aufgefrischt wird, zu vergrößern, wenn das Signal anzeigt, daß die Temperatur des DRAM-Arrays zunimmt.

23. Vorrichtung nach Anspruch 19, wobei der mindestens eine Temperatursensor mindestens eine Diode enthält, die einen Spannungsabfall in Vorwärtsrichtung aufweist, der sich als Funktion der Temperatur des DRAM-Arrays ändert, und das Signal dem Spannungsabfall in Vorwärtsrichtung der mindestens einen Diode entspricht.

24. Vorrichtung nach Anspruch 23, wobei der Auffrischchip betreibbar ist, um den Spannungsabfall in Vorwärtsrichtung der Diode zu messen, um die Temperatur des DRAM-Arrays zu bestimmen.

25. Verfahren mit den folgenden Schritten:
Messen einer Temperatur eines Arrays von dynamischem Direktzugriffsspeicher (DRAM); und
Auffrischen der Inhalte des DRAM-Arrays mit einer Rate, die sich als Reaktion auf dessen Temperatur ändert.

26. Verfahren nach Anspruch 25, bei dem weiterhin die Rate, mit der das DRAM-Array aufgefrischt wird, verringert wird, wenn die Temperatur des DRAM- Arrays abnimmt.

27. Verfahren nach Anspruch 25, bei dem weiterhin die Rate, mit der das DRAM-Array aufgefrischt wird, vergrößert wird, wenn die Temperatur des DRAM- Arrays zunimmt.

28. Verfahren nach Anspruch 25, wobei der Schritt des Messens der Temperatur des DRAM-Arrays das Messen eines Spannungsabfalls in Vorwärtsrichtung einer Diode umfaßt, die thermisch mit dem DRAM-Array kommuniziert.