DE202010017690U1

DE202010017690U1 - Programmierung von Dimm-Abschlusswiderstandswerten

Info

Publication number: DE202010017690U1
Application number: DE202010017690U
Authority: DE
Original assignee: Google LLC
Current assignee: Google LLC
Priority date: 2009-06-09
Filing date: 2010-06-09
Publication date: 2012-05-29
Anticipated expiration: 2020-06-10
Also published as: US8710862B2; EP2441007A1; US20120206165A1; US8169233B2; WO2010144624A1; US20110095783A1

Abstract

Vorrichtung zum Bereitstellen von Abschlusswiderstand in einem Speichermodul, wobei die Vorrichtung Folgendes umfasst: mehrere Speicherschaltungen; eine Schnittstellenschaltung, die betreibbar ist, um mit den mehreren Speicherschaltungen zu kommunizieren und um mit einem Speichercontroller zu kommunizieren; und eine Übertragungsleitung, die die Schnittstellenschaltung elektrisch mit einem Speichercontroller koppelt, wobei die Schnittstellenschaltung betreibbar ist, um die Übertragungsleitung mit einem einzigen Abschlusswiderstand abzuschließen,ller empfangener Widerstandssetzbefehle ausgewählt wird.

Description

VERWEIS AUF VERWANDTE ANMELDUNGEN
Die vorliegende Anmeldung beansprucht den Nutzen unter 35 U.S.C. § 119(e) gegenüber der vorläufigen US-Anmeldung, laufende Nr. 61/185,585, registriert am 9.6.2009, die hiermit vollständig durch Bezugnahme aufgenommen wird.
STAND DER TECHNIK
Die vorliegende Beschreibung betrifft das Steuern von Abschlusswiderstandswerten in Speichermodulen.
Ein typisches Speichersystem umfasst Speichermodule, die in Steckplätzen angeordnet sind. Jedes Speichermodul umfasst eine Anzahl von Speicherchips. Zum Beispiel kann das Speichermodul ein DIMM (Dual Inline Memory Module) sein und die Speicherchips können DRAM-Chips (Dynamic Random Access Memory Chips) sein. Speichermodule werden physisch in Steckplatzverbindern platziert und elektrisch durch Kanäle und Busse mit anderen Komponenten, z. B. einem oder mehreren Speichercontrollern, gekoppelt. Diese Kanäle und Busse bilden Übertragungsleitungen, die elektrisch an den angeschlossenen DIMMs abgeschlossen werden. Ein Speichercontroller kann beliebige der DIMMs in einem Kanal zum Lesen oder Schreiben auswählen, greift aber nur auf ein DIMM auf einmal zu. Der Steckplatz, in dem sich das DIMM befindet, auf das zum Lesen oder Schreiben zugegriffen wird, wird als der „aktive” Steckplatz bezeichnet, während Steckplätze, in denen sich die anderen DIMMs, auf die nicht zugegriffen wird, befinden, als die „Standby”-Steckplätze bezeichnet werden.
Ein typisches DIMM kann einen einfachen Rang oder mehrere Ränge aufweisen. Ein Rang ist eine unabhängige Menge von DRAMs in dem DIMM, auf die für die volle Datenbitbreite des DIMM, wie etwa 72 Bit, gleichzeitig zugegriffen werden kann. Der Rang, in den Daten geschrieben werden, wird als der Ziel-Rang für Schreibvorgänge bezeichnet. Der Rang, aus dem Daten gelesen werden, wird als der Ziel-Rang für Lesevorgänge bezeichnet.
KURZFASSUNG
Die vorliegende Beschreibung beschreibt Technologien in Bezug auf das Steuern von Abschlusswiderstandswerten in Speichermodulen.
Im Allgemeinen kann ein Aspekt des in der vorliegenden Beschreibung beschriebenen Gegenstands realisiert werden in einer Vorrichtung zum Bereitstellen von Abschlusswiderstand in einem Speichermodul, das mehrere Speicherschaltungen umfasst; einer Schnittstellenschaltung, die betreibbar ist, um mit den mehreren Speicherschaltungen zu kommunizieren und um mit einem Speichercontroller zu kommunizieren; und einer Übertragungsleitung, die die Schnittstellenschaltung elektrisch mit einem Speichercontroller koppelt, wobei die Schnittstellenschaltung betreibbar ist, um die Übertragungsleitung mit einem einzigen Abschlusswiderstand abzuschließen, der auf der Basis von mehreren aus dem Speichercontroller empfangenen Widerstandssetzbefehlen ausgewählt wird. Andere Ausführungsformen dieses Aspekts umfassen entsprechende Systeme, computerlesbare Medien und Computerprogrammprodukte.
Diese und andere Ausführungsformen können wahlweise ein oder mehrere der folgenden Merkmale umfassen. Die Vorrichtung stellt einen einzigen Abschlusswiderstand mit einem ODT-Widerstand (On-Die Termination) bereit. Die Schnittstellenschaltung wählt einen Wert des einzigen Abschlusswiderstands aus einer Nachschlagetabelle aus. Die mehreren aus dem Speichercontroller empfangenen Widerstandssetzbefehle umfassen einen ersten MRS-Befehl (Mode Register Set) und einen zweiten MRS-Befehl. Ein Wert des einzigen Abschlusswiderstands während Leseoperationen ist von einem Wert des einzigen Abschlusswiderstands während Schreiboperationen verschieden. Die mehreren Speicherschaltungen sind mehrere integrierte Schaltungen von DRAM (Dynamic Random Access Memory) in einem DIMM (Dual Inline Memory Module). Der einzige Abschlusswiderstand besitzt einen Wert, der von Werten verschieden ist, die durch die aus dem Speichercontroller empfangenen Widerstandssetzbefehle spezifiziert werden.
Im Allgemeinen kann ein Aspekt des in der vorliegenden Beschreibung beschriebenen Gegenstands in einem Speicherträger realisiert sein, der mit einem Commputerprogramm codiert ist, wobei das Computerprogramm Anweisungen umfasst, die bei Ausführung durch ein Datenverarbeitungssystem bewirken, dass das Datenverarbeitungssystem Operationen durchführt, die die folgenden Schritte umfassen: Empfangen mehrerer Widerstandssetzbefehle aus einem Speichercontroller an einer Schnittstellenschaltung, wobei die Schnittstellenschaltung betreibbar ist, um mit mehreren Speicherschaltungen und mit dem Speichercontroller zu kommunizieren; Auswählen eines Widerstandswerts auf der Basis der empfangenen mehreren Widerstandssetzbefehle; und Abschließen einer Übertragungsleitung zwischen der Schnittstellenschaltung und dem Speichercontroller mit einem Widerstand des ausgewählten Widerstandswerts. Andere Ausführungsformen dieses Aspekts umfassen entsprechende Systeme, Vorrichtungen, computerlesbare Medien und Computerprogrammprodukte.
Im Allgemeinen kann ein Aspekt des in der vorliegenden Beschreibung beschriebenen Gegenstands realisiert werden in einer Vorrichtung zum Bereitstellen von Abschlusswiderstand in einem Speichermodul, das eine erste Speicherschaltung mit einem ersten Abschlusswiderstand mit einem auswählbaren Wert umfasst; einer zweiten Speicherschaltung mit einem zweiten Abschlusswiderstand mit einem auswählbaren Wert; und einer Schnittstellenschaltung, die betreibbar ist, um mit der ersten und der zweiten Speicherschaltung und einem Speichercontroller zu kommunizieren, wobei die Schnittstellenschaltung betreibbar ist, um einen einzigen Wert für den ersten und den zweiten Abschlusswiderstand auszuwählen, der auf der Basis mehrerer aus dem Speichercontroller empfangener Widerstandssetzbefehle gewählt wird. Andere Ausführungsformen dieses Aspekts umfassen entsprechende Systeme, computerlesbare Medien und Computerprogrammprodukte.
Diese und andere Ausführungsformen können wahlweise eines oder mehrere der folgenden Merkmale umfassen. Der erste und der zweite Abschlusswiderstand sind ODT-Widerstände. Die Schnittstellenschaltung wählt einen einzigen Wert für den ersten und den zweiten Abschlusswiderstand aus einer Nachschlagetabelle aus. Die mehreren aus dem Speichercontroller empfangenen Widerstandssetzbefehle umfassen einen MRS-Befehl und einen zweiten MRS-Befehl. Werte des ersten und des zweiten Abschlusswiderstands während Leseoperationen sind von Werten des ersten und des zweiten Abschlusswiderstands während Schreiboperationen verschieden. Die erste und die zweite Speicherschaltung sind integrierte DRAM-Schaltungen in einem DIMM. Der durch die Schnittstellenschaltung für den ersten und den zweiten Abschlusswiderstand ausgewählte einzige Wert ist von den Werten verschieden, die durch die mehreren aus dem Speichercontroller empfangenen Widerstandssetzbefehle angegeben werden.
Konkrete Ausführungsformen des in der vorliegenden Beschreibung spezifizierten Gegenstands können implementiert werden, um einen oder mehrere der folgenden Vorteile zu realisieren. Verwendung der Schnittstellenschaltung zum Übertragungsleitungsabschluss ermöglicht die Erzeugung eines einzigen Abschlusspunkts für ein DIMM. Dies kann Leistungsfähigkeit verbessern, Kosten verringern und andere Vorteile für einen Speichermodulentwurf gewährleisten. Eine Schnittstellenschaltung für Übertragungsleitungsabschluss kann verwendet werden, um Abschlusswerte spezifisch für ein DIMM abzustimmen. Standardabschlusswerte, zum Beispiel die von dem JEDEC (Joint Electron Devices Engineering Council) angeordneten, sind eventuell für ein gegebenes DIMM nicht immer optimal, was zu suboptimaler Leistungsfähigkeit führt.
Die Verwendung einer Schnittstellenschaltung zum Übertragungsleitungsabschluss kann optimalen ODT-Widerstand für ein gegebenes DIMM gewährleisten, wodurch Signalintegrität bewahrt und Rauschen auf der Übertragungsleitung minimiert wird. Ferner kann die Verwendung der Schnittstellenschaltung auch Abschlusswiderstand für ein DIMM gewährleisten, der höher als der von einem Standard angeordnete Widerstand ist. Wenn höherer Widerstand verwendet wird, während die Signalintegrität bewahrt wird, verringert sich die Verlustleistung, weil die Menge an umgesetzter Leistung umgekehrt proportional zu dem Wert des Abschlusswiderstands ist. Folglich kann die Verwendung einer Schnittstellenschaltung zum Übertragungsleitungsabschluss elektrische Leistungsfähigkeit und Signalqualität in einem ein oder mehrere DIMMs verwendenden Speichersystem verbessern.
Die Einzelheiten einer oder mehrerer Ausführungsformen werden in den beigefügten Zeichnungen und in der nachfolgenden Beschreibung dargelegt. Weitere Merkmale und Vorteile werden aus der Beschreibung und den Zeichnungen und aus den Ansprüchen hervorgehen.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
1A–F sind Blockdiagramme von beispielhaften Computersystemen.
2 ist ein beispielhaftes Zeitablaufdiagramm für eine 3-DIMMs-pro-Kanal-(3DPC-)Konfiguration.
3A–C sind Blockdiagramme eines beispielhaften Speichermoduls mit einer Schnittstellenschaltung zum Bereitstellen eines DIMM-Abschlusses.
4 ist ein Blockdiagramm eines Slice eines beispielhaften DIMM des Rangs 2 mit zwei Schnittstellenschaltungen zum DIMM-Abschluss pro Slice.
5 ist ein Blockdiagramm eines beispielhaften DIMM des Rangs 2 mit einer Schnittstellenschaltung pro Slice.
6 zeigt das physische Layout einer beispielhaften Leiterplatte (PCB) eines DIMM mit einer Schnittstellenschaltung.
7 ist ein Flussdiagramm eines beispielhaften Verfahrens zum Bereitstellen von Abschnittwiderstand in einem Speichermodul.
Gleiche Bezugszahlen und Bezeichnungen in den verschiedenen Zeichnungen geben gleiche Elemente an.
AUSFÜHRLICHE BESCHREIBUNG
Beim elektrischen Abschluss einer Übertragungsleitung wird ein Abschlusswiderstand am Ende der Übertragungsleitung platziert, um zu verhindern, dass das Signal von dem Ende der Leitung zurück reflektiert wird, wodurch Störungen verursacht werden. Bei bestimmten Speichersystemen werden Übertragungsleitungen, die Datensignale führen, unter Verwendung von ODT (On-Die Termination) abgeschlossen. ODT ist eine Technologie, die einen impedanzangepassten Abschlusswiderstand in Übertragungsleitungen innerhalb eines Halbleiterchips platziert. Während der Systeminitialisierung können Werte von durch DRAMs verwendeten ODT-Widerständen durch den Speichercontroller unter Verwendung von MRS-Befehlen (Mode Register Set) gesetzt werden. Zusätzlich kann der Speichercontroller einen gegebenen ODT-Widerstand an dem DRAM mit einem ODT-Steuersignal ein- oder ausschalten. Wenn der ODT-Widerstand mit einem ODT-Steuersignal eingeschaltet wird, beginnt er, die assoziierte Übertragungsleitung abzuschließen. Zum Beispiel kann ein Speichercontroller in einem DDR3-System (Double-Data-Rate three) während der Initialisierung für alle DRAMs in einem DIMM unter Verwendung von MRS-Befehlen zwei statische Abschlusswiderstandswerte auswählen. Während des Systembetriebs wird der erste ODT-Wert (Rtt_Nom) auf Nicht-Ziel-Ränge angewandt, wenn das ODT-Signal des entsprechenden Rangs sowohl für Lese- als auch Schreibvorgänge gesetzt ist. Der zweite ODT-Wert (Rtt_WR) wird nur auf den Ziel-Rang eines Schreibvorgangs angewandt, wenn das ODT-Signal dieses Rangs gesetzt ist.
1A–F sind Blockdiagramme von beispielhaften Computersystemen. 1A ist ein Blockdiagramm eines beispielhaften Computersystems 100A. Das Computersystem 100A umfasst ein Plattform-Chassis 110, das mindestens ein Motherboard 120 umfasst. Bei bestimmten Implementierungen umfasst das beispielhafte Computersystem 100A ein einziges Gehäuse, eine einzige Stromversorgung und ein einziges Motherboard/Blade. Bei anderen Implementierungen kann das Computersystem 100A mehrere Gehäuse, Stromversorgungen und Motherboards/Blades umfassen.
Das Motherboard 120 umfasst einen Prozessorteil 126 und einen Speicherteil 128. Bei bestimmten Implementierungen umfasst das Motherboard 120 mehrere Prozessorteile 126 und/oder mehrere Speicherteile 128. Der Prozessorteil 126 umfasst mindestens einen Prozessor 125 und mindestens einen Speichercontroller 124. Der Speicherteil 128 umfasst ein oder mehrere Speichermodule 130, die unter Verwendung des Speicherbusses 134 mit dem Prozessorteil 126 kommunizieren können (z. B. wenn der Speicherteil 128 mit dem Prozessorteil 126 gekoppelt wird). Der Speichercontroller 124 kann sich an vielfältigen Stellen befinden. Zum Beispiel kann der Speichercontroller 124 in einer oder mehreren der mit dem Prozessorteil 126 assoziierten physischen Einrichtungen implementiert werden oder kann in einer oder mehreren der mit dem Speicherteil 128 assoziierten physischen Einrichtungen implementiert werden.
1B ist ein Blockdiagramm, das eine ausführlichere Ansicht des Prozessorteils 126 und des Speicherteils 128 darstellt, der ein oder mehrere Speichermodule 130 umfasst. Jedes Speichermodul 130 kommuniziert über den Speicherbus 134 mit dem Prozessorteil 126. Bei bestimmten Implementierungen umfasst das beispielhafte Speichermodul 130 eine oder mehrere Schnittstellenschaltungen 150 und einen oder mehrere Speicherchips 142. Obwohl sich die folgende Besprechung im Allgemeinen auf eine einzige Schnittstellenschaltung 150 bezieht, kann mehr als eine Schnittstellenschaltung 150 verwendet werden. Obwohl die Computersysteme mit Bezug auf Speicherchips als DRAMs beschrieben werden, kann zusätzlich der Speicherchip 142, aber ohne Beschränkung darauf, Folgendes sein: DRAM, synchroner DRAM (SDRAM), synchroner DRAM mit doppelter Datenrate (DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM, DDR4 SDRAM usw.), synchroner DRAM mit doppelter Datenrate für Grafik (GDDR SDRAM, GDDR2 SDRAM, GDDR3 SDRAM usw.), DRAM mit Quad-Datenrate (QDR DRAM), RAMBUS XDR DRAM (XDR DRAM), DRAM mit schnellem Page-Modus (FPM DRAM), Video-DRAM (VDRAM), DRAM mit erweitertem Datenausgang (EDO DRAM), Burst-EDO-RAM (BEDO DRAM), Mehrbank-DRAM (MDRAM), synchronen Grafik-RAM (SDRAM), Phasenänderungsspeicher, Flash-Speicher und/oder eine beliebige andere Art von flüchtigem oder nichtflüchtigem Speicher.
Jede der einen oder mehreren Schnittstellenschaltungen 150 kann zum Beispiel ein Datenpuffer, ein Datenpufferchip, ein Pufferchip oder ein Schnittstellenchip sein. Der Ort der Schnittstellenschaltung 150 ist nicht auf ein bestimmtes Modul oder Teil des Computersystems festgelegt. Zum Beispiel kann die Schnittstellenschaltung 150 zwischen dem Prozessorteil 126 und dem Speichermodul 130 (1C) positioniert sein. Bei bestimmten Implementierungen befindet sich die Schnittstellenschaltung 150 in dem Speichercontroller 124, wie in 1D gezeigt. Bei weiteren bestimmten anderen Implementierungen ist jeder Speicherchip 142 mit seiner eigenen Schnittstellenschaltung 150 in dem Speichermodul 130 (1E) gekoppelt. Und bei einer anderen Implementierung befindet sich die Schnittstellenschaltung 150 in dem Prozessorteil 126 oder in dem Prozessor 125, wie in 1F gezeigt.
Die Schnittstellenschaltung 150 kann als Schnittstelle zwischen den Speicherchips 142 und dem Speichercontroller 124 wirken. Bei bestimmten Implementierungen nimmt die Schnittstellenschaltung 150 Signale und Befehle von dem Speichercontroller 124 an und leitet oder sendet Befehle oder Signale zu den Speicherchips 142 weiter. Diese könnten dieselben oder andere Signale oder Befehle sein. Jede der einen oder mehreren Schnittstellenschaltungen 150 kann auch ein virtuelles Speichermodul emulieren, wodurch dem Speichercontroller 124 der Anschein einer oder mehrerer virtueller Speicherschaltungen gegeben wird. Im Emulationsmodus tritt der Speichercontroller 124 so mit der Schnittstellenschaltung 150 in Interaktion wie er es mit einem physischen DRAM oder mehreren physischen DRAMs auf einem Speichermodul, abhängig von der Konfiguration der Schnittstellenschaltung 150, täte. Im Emulationsmodus könnte der Speichercontroller 124 deshalb ein Einzelrang-Speichermodul oder ein Mehrrang-Speichermodul anstelle der Schnittstellenschaltung 150 sehen, abhängig von der Konfiguration der Schnittstellenschaltung 150. Falls mehrere Schnittstellenschaltungen 150 zur Emulation verwendet werden, kann jede Schnittstellenschaltung 150 einen Teil (d. h. ein Slice) des virtuellen Speichermoduls emulieren, das dem Speichercontroller 124 präsentiert wird.
Eine Schnittstellenschaltung 150, die sich auf einem Speichermodul befindet, kann auch als Datenpuffer für mehrere Speicherchips 142 wirken. Insbesondere kann die Schnittstellenschaltung 150 einen oder mehrere Ränge Puffern und einen einzigen steuerbaren Abschlusspunkt für eine Übertragungsleitung präsentieren. Die Schnittstellenschaltung 150 kann mit einer oder mehreren Übertragungsleitungen mit den Speicherchips 142 oder dem Speichercontroller 124 verbunden sein. Die Schnittstellenschaltung 150 kann deshalb einen flexibleren Abschluss des Speichermoduls (z. B. DIMM) anstelle von oder zusätzlich zu den Speicherchips (z. B. DRAM), die sich auf dem Speichermodul befinden, bereitstellen.
Die Schnittstellenschaltung 150 kann alle Übertragungsleitungen abschließen oder nur einen Teil der Übertragungsleitungen des DIMM. Falls mehrere Schnittstellenschaltungen 150 verwendet werden, kann jede Schnittstellenschaltung 150 einen Teil der Übertragungsleitungen des DIMM abschließen. Zum Beispiel kann die Schnittstellenschaltung 150 verwendet werden, um 8 Bitdaten abzuschließen. Wenn 72 Bitdaten durch ein DIMM bereitgestellt werden, werden neun Schnittstellenschaltungen benötigt, um das gesamte DIMM abzuschließen. In einem anderen Beispiel kann die Schnittstellenschaltung 150 verwendet werden, um 72 Bitdaten abzuschließen, wobei in diesem Fall eine Schnittstellenschaltung 150 notwendig wäre, um das gesamte 72-Bit-DIMM abzuschließen. Zusätzlich kann die Schnittstellenschaltung 150 verschiedene Übertragungsleitungen abschließen. Zum Beispiel kann die Schnittstellenschaltung 150 eine Übertragungsleitung zwischen dem Speichercontroller 124 und der Schnittstellenschaltung 150 abschließen. Zusätzlich oder als Alternative kann die Schnittstellenschaltung 150 eine Übertragungsleitung zwischen der Schnittstellenschaltung 150 und einem oder mehreren der Speicherchips 142 abschließen.
Jede der einen oder mehreren Schnittstellenschaltungen 150 kann auf mehrere aus dem Speichercontroller 124 empfangene ODT-Signale oder MRS-Befehle reagieren. Bei bestimmten Implementierungen sendet der Speichercontroller 124 ein ODT-Signal oder einen MRS-Befehl pro physischem Rang. Bei bestimmten anderen Implementierungen sendet der Speichercontroller 124 mehr als ein ODT-Signal oder mehr als einen MRS-Befehl pro physischem Rang. Dessen ungeachtet kann, da die Schnittstellenschaltung 150 als Abschlusspunkt verwendet wird, die Schnittstellenschaltung 150 verschiedene oder asymmetrische Abschlusswerte für Nicht-Ziel-Ränge während Lese- und Schreibvorgängen anwenden. Die Verwendung verschiedener Nicht-Ziel-DIMM-Abschlusswerte für Lese- und Schreibvorgänge erlaubt verbesserte Signalqualität des Kanals und weniger Verlustleistung aufgrund der naturgemäßen Asymmetrie einer Abschlussleitung.
Da der Schnittstellenschaltung 150 der Zustand anderer Signale/Befehle an ein DIMM bewusst sein kann, kann die Schnittstellenschaltung 150 darüber hinaus einen einzigen Abschlusswert wählen, der für das gesamte DIMM optimal ist. Zum Beispiel kann die Schnittstellenschaltung 150 eine mit Abschlusswerten gefüllte Nachschlagetabelle verwenden, um auf der Basis der MRS-Befehle, die sie von dem Speichercontroller 124 empfängt, einen einzigen Abschlusswert auszuwählen. Die Nachschlagetabelle kann in der Schnittstellenschaltung 150 oder an anderen Speicherstellen gespeichert werden, z. B. in dem Speichercontroller 124, dem Prozessor 125 oder einem Speichermodul 130. In einem anderen Beispiel kann die Schnittstellenschaltung 150 auf der Basis einer oder mehrerer gespeicherter Formeln einen einzigen Abschluss berechnen. Die Formel kann Eingangsparameter annehmen, die mit MRS-Befehlen aus dem Speichercontroller 124 assoziiert sind, und einen einzigen Abschlusswert ausgeben. Es können andere Techniken zum Wählen von Abschlusswerten verwendet werden, z. B. Anlegen von spezifischen Spannungen an spezifische Anschlüsse der Schnittstellenschaltung 150 oder Programmieren eines oder mehrerer Register in der Schnittstellenschaltung 150. Das Register kann zum Beispiel ein Flipflop oder ein Speicherelement sein.

Die Tabellen 1A und lB zeigen beispielhafte Nachschlagetabellen, die von der Schnittstellenschaltung 150 verwendet werden können, um Abschlusswerte in einem Speichersystem mit Zwei-Rang-DIMM auszuwählen.

		term_b
term_a		gesperrt	RZQ/4	RZQ/2	RZQ/6	RZQ/12	RZQ/8	reserviert	reserviert
	gesperrt	gesperrt	RZQ/4	RZQ/2	RZQ/6	RZQ/12	RZQ/8	TBD	TBD
	RZQ/4		RZQ/8	RZQ/6	RZQ/12	RZQ/12	RZQ/12	TBD	TBD
	RZQ/2			RZQ/4	RZQ/8	RZQ/12	RZQ/12	TBD	TBD
	RZQ/6				RZQ/12	RZQ/12	RZQ/12	TBD	TBD
	RZQ/12					RZQ/12	RZQ/12	TBD	TBD
	RZQ/8						RZQ/12	TBD	TBD
	reserviert							TBD	TBD
	reserviert								TBD

Tabelle 1A. Über den Widerstand RZQ ausgedrückte Abschlusswerte.

		term_b
term_a		inf	60	120	40	20	30	reserviert	reserviert
	inf	inf	60	120	40	20	30	TBD	TBD
	60		30	40	20	20	20	TBD	TBD
	120			60	30	20	20	TBD	TBD
	40				20	20	20	TBD	TBD
	20					20	20	TBD	TBD
	30						20	TBD	TBD
	reserviert							TBD	TBD
	reserviert								TBD

Tabelle 1B. Abschlusswerte von Tabelle 1A mit RZQ = 240 Ohm.

Da das beispielhafte Speichersystem zwei Ränge aufweist, wäre es normalerweise erforderlich, zwei MRS-Befehle aus dem Speichercontroller 124 zu verwenden, um ODT-Werte in jedem der Ränge zu setzen. Insbesondere würde der Speichercontroller 124 einen MRS0-Befehl ausgeben, der die ODT-Widerstandswerte in DRAMs des ersten Rangs setzen würde (wie z. B. durch term_a in Tabelle 1A–B gezeigt) und würde auch ein ODT0-Befehlssignal ausgeben, das entsprechende ODT-Widerstände in dem ersten Rang aktivieren würde. Der Speichercontroller 124 würde auch einen MRS1-Befehl ausgeben, der die ODT-Widerstandswerte in DRAMs des zweiten Rangs setzen würde (wie z. B. durch term_b in Tabelle 1A–B gezeigt) und würde auch ein ODT1-Befehlssignal ausgeben, das die entsprechenden ODT-Widerstände in dem zweiten Rang freigeben würde.
Da der Schnittstellenschaltung 150 jedoch Signale/Befehle bewusst sind, die von dem Speichercontroller 124 zu beiden Rängen des DIMM gesendet werden, kann sie unter Verwendung einer Nachschlagetabelle einen einzigen ODT-Widerstandswert für beide Ränge auswählen, zum Beispiel den in Tabelle 1A–B gezeigten Widerstandswert. Die Schnittstellenschaltung 150 kann dann die Übertragungsleitung mit dem ODT-Widerstand abschließen, der den einzigen ausgewählten Abschlusswert aufweist.
Zusätzlich oder als Alternative kann die Schnittstellenschaltung 150 auch Signale/Befehle an DRAMs in jedem Rang ausgeben, um ihre internen ODTs auf den ausgewählten Abschlusswert zu setzen. Dieser einzige Abschlusswert kann für mehrere Ränge optimiert werden, um die elektrische Leistungsfähigkeit und Signalqualität zu verbessern.
Wenn zum Beispiel der Speichercontroller 124 den ODT-Wert des ersten Rangs gleich RZQ/6 und den ODT-Wert des zweiten Rangs gleich RZQ/12 spezifiziert, wird die Schnittstellenschaltung 150 einen ODT-Widerstandswert von RZQ/12 signalisieren oder anwenden. Der resultierende Wert kann in der Nachschlagetabelle an dem Schnittpunkt einer Zeile und einer Spalte für gegebene Widerstandswerte für Rang 0 (term_a) und Rang 1 (term_b), die aus dem Speichercontroller 124 in Form von MRS-Befehlen empfangen werden, gefunden werden. Falls die RZQ-Variable auf 240 Ohm gesetzt wird ist der durch die Schnittstellenschaltung 150 signalisierte oder angewendete einzige Wert 240/12 = 20 Ohm. Ein ähnlicher Nachschlagetabellenansatz kann auf Rtt_Nom-Werte, Rtt_WR-Werte oder Abschlusswerte für andere Arten von Signalen angewandt werden.
Bei bestimmten Implementierungen wird die Größe der Nachschlagetabelle durch „Falten” der Nachschlagetabelle aufgrund von Symmetrie der Eingangswerte (Rtt) reduziert. Bei bestimmten anderen Implementierungen wird eine asymmetrische Nachschlagetabelle verwendet, bei der die Eingabewerte nicht diagonal symmetrisch sind. Zusätzlich müssen die resultierenden Nachschlagetabelleneinträge nicht dem Parallelwiderstandsäquivalent von Standardabschlusswerten des JEDEC (Joint Electron Devices Engineering Council) entsprechen. Zum Beispiel muss der 40 Ohm für den ersten Rang parallel mit 40 Ohm für den zweiten Rang (40/40) entsprechende Tabelleneintrag nicht zu einer Abschlusseinstellung von 20 Ohm führen. Zusätzlich sind bei bestimmten Implementierungen die Nachschlagetabelleneinträge von Werten Rtt_Nom oder Rtt_WR, die von den JEDEC-Standards gefordert werden, verschieden.
Obwohl sich die obige Besprechung auf ein Szenario mit einer einzigen Schnittstellenschaltung 150 konzentriert hat, können dieselben Techniken auf ein Szenario mit mehreren Schnittstellenschaltungen 150 angewandt werden. Falls mehrere Schnittstellenschaltungen 150 verwendet werden, kann zum Beispiel jede Schnittstellenschaltung 150 unter Verwendung der oben besprochenen Techniken einen Abschlusswert für den Teil des DIMM auswählen, der durch diese Schnittstellenschaltung 150 abgeschlossen wird.
2 ist ein beispielhaftes Zeitablaufdiagramm 200 für eine 3-DIMM-pro-Kanal-(3DPC-)Konfiguration, wobei jedes DIMM ein DIMM mit zwei Rängen ist. Das Zeitablaufdiagramm 200 zeigt Zeitablaufwellenformen für jedes der DIMMs in drei Steckplätzen: DIMM A 220, DIMM B 222 und DIMM C 224. In 2 empfängt jedes DIMM zwei Wellenformen des ODT-Signals für die Ränge 0 und 1 (ODT0, ODT1) und zeigt somit insgesamt sechs OTD-Signale: die Signale 230 und 232 für DIMM A, die Signale 234 und 236 für DIMM B und die Signale 238 und 240 für DIMM C. Zusätzlich zeigt das Zeitablaufdiagramm 200 ein Read-Signal 250, das entweder an Rang 0 (R0) oder Rang 1 (R1) an DIMM A angelegt wird. Das Zeitablaufdiagramm 200 zeigt außerdem ein Write-Signal 252, das an Rang 0 (R0) von DIMM A angelegt wird.
Die in der Nachschlagetabelle gespeicherten Werte können von den durch JEDEC angeordneten ODT-Werten verschieden sein. Zum Beispiel wird in dem 40//40-Szenario (R0 Rtt_Nom = ZQ/6 = 40 Ohm, R1 Rtt_Nom = ZQ/6 = 40 Ohm, mit ZQ/6 = 240 Ohm) bei einem traditionellen DIMM-System mit zwei Rängen, das den JEDEC-Standard verwendet, sein Speichercontroller DIMM-Abschlusswerte entweder von INF (unendlich bzw. offener Schaltkreis), 40 Ohm (entweder ODT0 oder ODT1 setzen) oder 20 Ohm (ODT0 und ODT1 setzen) setzen. Die Schnittstellenschaltung 150, die die Nachschlagetabelle verwendet, kann dagegen die ODT-Widerstandswerte anders als der Speichercontroller setzen, der von JEDEC angeordnete Werte verwendet. Zum Beispiel kann für dieselben Werte von R0 Rtt_Nom und R1 Rtt_Nom die Schnittstellenschaltung 150 einen Widerstandswert auswählen, der gleich ZQ/12 (20 Ohm) oder ZQ/8 (30 Ohm) oder ein bestimmter anderer Abschlusswert ist. Obwohl das Zeitablaufdiagramm 200 für das 40//40-Szenario einen Abschlusswert von 20 Ohm zeigt, könnte der gewählte ODT-Wert deshalb einem beliebigen anderen Wert entsprechen, der in der Nachschlagetabelle für das spezifizierte Paar von R0- und R1-Werten spezifiziert ist.
Wenn die Schnittstellenschaltung 150 mit DIMMs mit einem Rang verwendet wird, kann der Speichercontroller weiter ODT0- und ODT1-Signale bereitstellen, um zwischen Lese- und Schreibvorgängen zu unterscheiden, obwohl ein ODT1-Signal möglicherweise in einem traditionellen Speicherkanal keinerlei Effekt hätte. Dadurch können DIMMs mit einem einzigen und mehreren Rängen dieselbe elektrische Leistungsfähigkeit aufweisen. Bei bestimmten anderen Implementierungen werden verschiedene Kodierungen der OTD-Signale verwendet. Zum Beispiel kann die Schnittstellenschaltung 150 das ODT0-Signal für Nicht-Ziel-DIMMs für Lesevorgänge und das ODT1-Signal für Nicht-Ziel-DIMMs für Schreibvorgänge setzen.
Bei bestimmten Implementierungen werden auf ähnliche Weise Abschlusswiderstandswerte für Mehrrang-DIMM-Konfigurationen ausgewählt. Zum Beispiel stellt eine Schnittstellenschaltung 150 einen Mehrrang-DIMM-Abschlusswiderstand unter Verwendung einer Nachschlagetabelle bereit. In einem anderen Beispiel kann eine Schnittstellenschaltung auch einen Mehrrang-DIMM-Abschlusswiderstand bereitstellen, der von dem JEDEC-Standardabschlusswert verschieden ist. Zusätzlich kann eine Schnittstellenschaltung ein Mehrrang-DIMM mit einem einzigen Abschlusswiderstand bereitstellen. Eine Schnittstellenschaltung kann auch ein Mehrrang-DIMM mit einem Abschlusswiderstand bereitstellen, der elektrische Leistungsfähigkeit optimiert. Der Abschlusswiderstand kann für Lese- und Schreibvorgänge verschieden sein.
Bei bestimmten Implementierungen ist ein DIMM mit einem einzigen Ladevorgang auf den Datenleitungen konfiguriert, empfängt aber mehrere ODT-Eingangssignale oder -befehle. Das heißt, dass, obwohl das DIMM die Datenleitung mit einem einzigen Abschlusswiderstand abschließen kann, das DIMM dem Speichercontroller so erscheint, als ob es zwei Abschlusswiderstände hat, die durch den Speichercontroller mit mehreren ODT-Signalen und MRS-Befehlen konfiguriert werden können. Bei bestimmten anderen Implementierungen weist ein DIMM einen ODT-Wert auf, der eine programmierbare Funktion von ODT-Eingangssignalen ist, die von dem System oder Speichercontroller gesetzt werden.
3A–C sind Blockdiagramme eines beispielhaften Speichermoduls mit einer Schnittstellenschaltung zum Bereitstellen von DIMM-Abschluss. Bei bestimmten Implementierungen können 3A–C eine Schnittstellenschaltung umfassen, die der im Kontext der Computersysteme in 1A–F beschriebenen Schnittstellenschaltung 150 ähnlich ist. Insbesondere können die DRAMs 316, 318, 320 und 324 Attribute aufweisen, die jeweils mit den mit Bezug auf die Speicherchips 142 beschriebenen vergleichbar sind. Gleichermaßen kann die Schnittstellenschaltung 314 Attribute aufweisen, die mit den in 1A–F gezeigten Schnittstellenschaltungen 150 vergleichbar sind und diese veranschaulichen. Ähnlich weisen andere Elemente in 3A–C Attribute auf, die mit entsprechenden Elementen in 1A–F vergleichbar sind und diese veranschaulichen.
Mit Bezug auf 3A ist die Schnittstellenschaltung 314 mit DRAMs 316, 318, 320 und 324 gekoppelt. Die Schnittstellenschaltung 314 ist unter Verwendung der Speicherbussignale DQ[3:0], DQ[7:4], DQS1_t, DQS1_c, DQS0_t, DQS_c, VSS mit dem Speichercontroller gekoppelt. Zusätzlich können andere Bussignale (nicht gezeigt) vorgesehen werden. 3A zeigt nur eine Teilansicht das DIMM, wodurch dem System durch das Bussignal DQ[7:4] 8 Bitdaten zugeführt werden. Bei einem ECC DIMM mit 72 Bitdaten gäbe es insgesamt 36 DRAM-Einrichtungen und es gäbe 9 Instanzen der Schnittstellenschaltung 314. In 3A kombiniert die Schnittstellenschaltung zwei virtuelle Ränge, um dem System (z. B. einem Speichercontroller) einen einzigen physischen Rang zu präsentieren. Die DRAMs 316 und 320 gehören zu einem virtuellen Rang 0 und die DRAMs 318 und 324 sind Teile des virtuellen Rangs 1. Wie gezeigt, operieren die DRAMs-Einrichtungen 316 und 318 zusammen mit der Schnittstellenschaltung 314, um eine einzige größere virtuelle DRAM-Einrichtung 312 zu bilden. Auf ähnliche Weise operieren die DRAM-Einrichtungen 320 und 324 zusammen mit Schnittstellenschaltung 314, um eine virtuelle DRAM-Einrichtung 310 zu bilden.
Die virtuelle DRAM-Einrichtung 310 repräsentiert ein „Slice” des DIMM, da sie dem Speichersystem ein „Nibble” (z. B. 4 Bit) Daten zuführt. Die DRAM-Einrichtungen 316 und 318 repräsentieren auch ein Slice, das ein einziges virtuelles DRAM 312 emuliert. Die Schnittstellenschaltung 314 stellt somit Abschluss für zwei Slices des DIMM bereit, das virtuelle DRAM-Einrichtungen 310 und 312 umfasst. Zusätzlich sieht das System als Ergebnis der Emulation ein DIMM mit einem einzigen Rang.
Bei bestimmten Implementierungen wird die Schnittstellenschaltung 314 verwendet, um Abschluss von mit DIMM gekoppelten Übertragungsleitungen bereitzustellen. 3A zeigt Widerstände 333, 334, 336, 337, die entweder alleine oder in verschiedenen Kombinationen miteinander zum Übertragungsleitungsabschluss verwendet werden können. Als Erstes kann die Schnittstellenschaltung 314 einen oder mehrere ODT-Widerstände 334 (als T2 bezeichnet) umfassen. Zum Beispiel kann der ODT-Widerstand 334 verwendet werden, um den Kanal DQ[7:4] abzuschließen. Es wird angemerkt, dass DQ[7:4] ein Bus ist, der vier Anschlüsse aufweist: DQ7, DQ6, DQ5, DQ4, und somit vier verschiedene ODT-Widerstände erfordern kann. Zusätzlich können die DRAMs 316, 318, 320 und 324 auch ihre eigenen ODT-Widerstände 336 (als T bezeichnet) umfassen.
Bei bestimmten Implementierungen umfasst die Schaltung von 3A außerdem einen oder mehrere Widerstände 333, die Reihenstichabschluss der DQ-Signale bereitstellen. Diese Widerstände werden zusätzlich zu etwaigem parallelem DIMM-Abschluss verwendet, der zum Beispiel durch die ODT-Widerstände 334 und 336 bereitgestellt wird. Es können auch andere ähnliche Wert-Stichwiderstände mit Übertragungsleitungen verwendet werden, die mit anderen Datensignalen assoziiert sind. Zum Beispiel ist in 3A der Widerstand 337 ein mit dem Anschluss ZQ verbundener Kalibrationswiderstand.
3A zeigt auch, dass die Schnittstellenschaltung 314 ODT-Steuersignale durch die Anschlüsse ODT0 326 und ODT1 328 empfangen kann. Wie oben beschrieben, schaltet das ODT-Signal einen gegebenen ODT-Widerstand an dem DRAM ein oder aus. Wie in 3A gezeigt, ist das ODT-Signal an DRAM-Einrichtungen im virtuellen Rang 0 ODT0 326 und das ODT-Signal an DRAM-Einrichtungen im virtuellen Rang 1 ist ODT1 328.
Da die Schnittstellenschaltung 314 Flexibilität gewährleistet, können Anschlüsse für die Signale ODT 330, ODT 332, ODT0 326 und ODT1 328 in einer Anzahl verschiedener Konfigurationen verbunden werden.
In einem Beispiel werden ODT0 326 und ODT1 328 direkt mit dem System (z. B. Speichercontroller) verbunden; ODT 330 und ODT 332 werden fest verdrahtet; und die Schnittstellenschaltung 314 führt die Funktion Bestimmen des Werts des DIMM-Abschlusses auf der Basis der Werte von ODT0 und ODT1 durch (z. B. unter Verwendung einer Nachschlagetabelle wie oben mit Bezug auf die Tabellen 1A–B beschrieben). Auf diese Weise kann das DIMM die durch Verwendung von zwei ODT-Signalen gewährleistete Flexibilität benutzen und dennoch dem System den Anschein eines einzigen physischen Rangs geben.
Wenn zum Beispiel der Speichercontroller Rang 0 an dem DIMM anweist, auf 40 OHM abzuschließen und Rang 1, auf 40 Ohm abzuschließen (ohne die Schnittstellenschaltung), würde ein Standard-DIMM dann den Abschluss von 40 Ohm an jeder der zwei DRAM-Einrichtungen setzen. Die resultierende Parallelschaltung zweier Netze, die jeweils an 40 Ohm abgeschlossen sind, würde dann elektrisch als an 20 Ohm abgeschlossen erscheinen. Die Anwesenheit der Schnittstellenschaltung gewährleistet jedoch zusätzliche Flexibilität beim Setzen von ODT-Abschlusswerten. Zum Beispiel kann ein Systementwickler durch Simulation bestimmen, dass ein einziger Abschlusswert von 15 Ohm (der von dem normalen vom Standard angeordneten Wert von 20 Ohm verschieden ist) elektrisch für eine DIMM-Ausführungsform, die Schnittstellenschaltungen verwendet, besser ist. Die Schnittstellenschaltung 314 kann unter Verwendung einer Nachschlagetabelle wie beschrieben deshalb dem Speichercontroller einen einzigen Abschlusswert von 15 Ohm präsentieren.
In einem anderen Beispiel werden ODT0 326 und ODT1 328 zu einer (nicht gezeigten) Logikschaltung verbunden, die Werte für ODT0 326 und ODT1 328 nicht nur aus einem oder mehreren aus dem System empfangenen ODT-Signalen, sondern auch von beliebigen der Steuer-, Adress- oder anderen Signale, die an dem DIMM vorliegen, ableiten kann. Die Signale ODT 330 und ODT 332 können fest verdrahtet oder mit der Logikschaltung verdrahtet werden. Zusätzlich kann es weniger oder mehr als zwei ODT-Signale zwischen der Logikschaltung und der Schnittstellenschaltung 314 geben. Die eine oder mehreren Logikschaltungen können ein CPLD, ASIC, FPGA oder Teil eines intelligenten Registers (oder zum Beispiel eines R-DIMM oder registrierten DIMM) oder eine Kombination solcher Komponenten sein.
Bei bestimmten Implementierungen wird die Funktion der Logikschaltung durch ein modifiziertes JEDEC-Register mit einer Anzahl zusätzlicher hinzugefügter Anschlüsse ausgeführt. Die Funktion der Logikschaltung kann auch durch eine oder mehrere Schnittstellenschaltungen ausgeführt und zwischen den Schnittstellenschaltungen unter Verwendung von Signalen (z. B. ODT 330 und ODT 332) als ein Bus zum Übermitteln der Abschlusswerte, die von jeder Schnittstellenschaltung zu verwenden sind, geteilt werden.
Bei bestimmten Implementierungen bestimmt die Logikschaltung den Zielrang und Nicht-Zielränge für Lese- und Schreibvorgänge und übermittelt diese Informationen dann zu jeder der Schnittstellenschaltungen, so dass Abschlusswerte entsprechend gesetzt werden können. Die Nachschlagetabelle oder -tabellen für Abschlusswerte können sich in den Schnittstellenschaltungen oder in einer oder mehreren Logikschaltungen befinden oder zwischen Komponenten geteilt/partitioniert werden. Die genaue Partitionierung der Nachschlagetabellenfunktion zur Bestimmung von Abschlusswerten zwischen den Schnittstellenschaltungen und einer etwaigen Logikschaltung hängt zum Beispiel von den Wirtschaftlichkeiten der Kapselungsgröße, Logikfunktion und Geschwindigkeit oder der Anzahl der Anschlüsse ab.
Bei einer anderen Implementierung werden die Signale ODT 330 und ODT 332 in Kombination mit dynamischem Abschluss des DRAM (d. h. Abschluss, der zwischen Lese- und Schreiboperationen und auch zwischen Ziel- und Nicht-Zielrängen variieren kann) zusätzlich zu dem Abschluss des DIMM, der durch die Schnittstellenschaltung 314 bereitgestellt wird, verwendet. Zum Beispiel kann das System so operieren, als ob das DIMM ein Einzelrang-DIMM ist, und Abschlussbefehle so zu dem DIMM senden, als wäre es ein Einzelrang-DIMM. In der Realität gibt es jedoch zwei virtuelle Ränge und zwei DRAM-Einrichtungen (wie etwa DRAM 316 und DRAM 318), die jeweils ihren eigenen Abschluss zusätzlich zu der Schnittstellenschaltung aufweisen. Ein Systementwickler hat die Möglichkeit, das logische und Timing-Verhalten sowie die Werte des Abschlusses an drei Stellen zu variieren oder abzustimmen: (a) DRAM 316; (b) DRAM 318; und (c) Schnittstellenschaltung 314 um Signalqualität des Kanals zu verbessern und Verlustleistung zu verringern.
Ein DIMM mit vier physischen Rängen und zwei logischen Rängen kann auf ähnliche Weise wie das oben beschriebene erzeugt werden. Bei einem Computersystem, das DIMMs mit zwei Rängen verwendet, würden jedem DIMM zwei ODT-Signale zugeführt. Bei bestimmten Implementierungen werden diese zwei ODT-Signale mit oder ohne zusätzliche Logikschaltungen) verwendet, um den Wert des DIMM-Abschlusses an den Schnittstellenschaltungen und/oder an beliebigen oder allen der DRAM-Einrichtungen in den vier physischen Rängen hinter den Schnittstellenschaltungen zu justieren.
3B ist ein Blockdiagramm der beispielhaften Struktur eines ODT-Blocks in einem DIMM. Die in 3B dargestellte Struktur realisiert den ODT-Widerstand 336 (Kasten T in den DRAMs 316, 318, 320 und 324), wie mit Bezug auf 3A beschrieben. Insbesondere umfasst der ODT-Block 342 einen ODT-Widerstand 346, der auf einer Seite mit Masse-/Bezugsspannung 344 und auf der anderen Seite mit einem Schalter 348 gekoppelt ist. Der Schalter 348 wird mit dem ODT-Signal 352 gesteuert, das den Schalter entweder ein- oder ausschalten kann. Wenn der Schalter 348 eingeschaltet ist, verbindet er den ODT-Widerstand 346 mit der Übertragungsleitung 340, so dass der ODT-Widerstand 346 die Übertragungsleitung 340 abschließen kann. Wenn der Schalter 348 ausgeschaltet ist, trennt er den ODT-Widerstand 346 von der Übertragungsleitung 340. Zusätzlich kann die Übertragungsleitung 340 mit anderen Schaltkreisen 350 in dem DIMM gekoppelt werden. Der Wert des ODT-Widerstands 346 kann unter Verwendung des MRS-Befehls 354 ausgewählt werden.
3C ist ein Blockdiagramm der beispielhaften Struktur des ODT-Blocks in einer Schnittstellenschaltung. Die in 3B dargestellte Struktur realisiert den ODT-Widerstand 366 (Kasten T2 in den DRAMs 316, 318, 320 und 324) wie oben mit Bezug auf 3A beschrieben. Insbesondere umfasst der ODT-Block 360 einen ODT-Widerstand 366, der auf einer Seite mit Masse-/Bezugsspannung 362 und auf der anderen Seite mit einem Schalter 368 gekoppelt ist. Zusätzlich kann der ODT-Block 360 durch die Schaltung 372 gesteuert werden, die ODT-Signale und MRS-Befehle von einem Speichercontroller empfangen kann. Die Schaltung 372 ist ein Teil der Schnittstellenschaltung 314 in 3A und ist für das Steuern des ODT verantwortlich. Der Schalter 368 kann entweder mit dem ODT0-Signal 376 oder mit dem ODT1-Signal 378, die von der Schaltung 372 geliefert werden, gesteuert werden.
Bei bestimmten Implementierungen sendet die Schaltung 372 dieselben MRS-Befehle oder ODT-Signale zu dem ODT-Widerstand 366, die sie von dem Speichercontroller empfängt. Bei bestimmten anderen Implementierungen erzeugt die Schaltung 372 ihre eigenen Befehle oder Signale, die von den Befehlen/Signalen verschieden sind, die sie von dem Speichercontroller empfängt. Die Schaltung 372 kann diese MRS-Befehle oder ODT-Signale auf der Basis einer Nachschlagetabelle und der eingegebenen Befehle/Signale aus dem Speichercontroller erzeugen. Wenn der Schalter 368 ein ODT-Signal von der Schaltung 372 empfängt, kann er sich entweder ein- oder ausschalten. Wenn der Schalter 368 eingeschaltet ist, verbindet er den ODT-Widerstand 366 mit der Übertragungsleitung 370, so dass der ODT-Widerstand 366 die Übertragungsleitung 370 abschließen kann. Wenn der Schalter 368 ausgeschaltet ist, trennt er den ODT-Widerstand 366 von der Übertragungsleitung 370. Zusätzlich kann die Übertragungsleitung 370 mit anderen Schaltkreisen 380 in der Schnittstellenschaltung gekoppelt werden. Der Wert des ODT-Widerstands 366 kann unter Verwendung des MRS-Befehls 374 ausgewählt werden.
4 ist ein Blockdiagramm eines Slice eines beispielhaften DIMM mit zwei Rängen mit zwei Schnittstellenschaltungen zum DIMM-Abschluss pro Slice. Bei bestimmten Implementierungen umfasst 4 eine Schnittstellenschaltung, die den in 1A–F und 3A–C beschriebenen ähnlich ist. Elemente in 4 können Attribute aufweisen, die mit entsprechenden Elementen in 1A–F und 3A–C vergleichbar sind und diese veranschaulichen.
4 zeigt ein DIMM 400 mit zwei virtuellen Rängen und vier physischen Rängen. Das DRAM 410 befindet sich in dem physischen Rang Nummer null, DRAM 412 befindet sich in dem ersten physischen Rang, DRAM 414 befindet sich in dem zweiten physischen Rang, DRAM 416 befindet sich in dem dritten physischen Rang. DRAM 410 und DRAM 412 befinden sich in dem virtuellen Rang 0 440. DRAM 414 und DRAM 416 befinden sich in dem virtuellen Rang 1 442. Im Allgemeinen können die DRAMs 410, 412, 414 und 416 Attribute aufweisen, die mit Bezug auf 1A–F und 3A–C besprochenen DRAMs vergleichbar sind und diese veranschaulichen. Zum Beispiel können die DRAMs 410, 412, 414 und 416 ODT-Widerstände 464 umfassen, die mit Bezug auf 3B besprochen wurden.
Zusätzlich zeigt 4 eine Schnittstellenschaltung 420 und eine Schnittstellenschaltung 422. Bei bestimmten Implementierungen weisen die Schnittstellenschaltungen 420 und 422 Attribute auf, die den mit Bezug auf 1A–F und 3A–C beschriebenen Schnittstellenschaltungen ähnlich sind. Zum Beispiel können die Schnittstellenschaltungen 420 und 422 ODT-Widerstände 460 und 462 umfassen, die ähnlich wie der oben mit Bezug auf 3C besprochene ODT-Widerstand 366 funktionieren.
4 zeigt außerdem eine Instanz einer Logikschaltung 424. Das DIMM 400 kann andere Komponenten umfassen, z. B. ein Register, eine intelligente (d. h. modifizierte oder erweiterte) Registereinrichtung oder Registerschaltung für R-DIMMs, einen diskreten PLL und/oder DLL, Spannungsregler, SPD, andere nichtflüchtige Speichereinrichtungen, Bypass-Kondensatoren, Widerstände und andere Komponenten. Zusätzlich oder als Alternative können bestimmte der obigen Komponenten miteinander oder mit anderen Komponenten integriert werden.
Bei einer bestimmten Implementierung wird das DIMM 400 durch leitende Finger 430 der DIMM PCB mit dem System (z. B. Speichercontroller) verbunden. Bestimmte, aber nicht alle dieser Finger sind in 4 dargestellt, zum Beispiel der Finger für DQS0_t, als Finger 430 gezeigt. Jeder Finger empfängt ein Signal und entspricht einem Signalnamen, z. B. DQS0_t 432. DQ0 434 ist ein Ausgang (oder Anschluss) der Schnittstellenschaltungen 420 und 422. Bei bestimmten Implementierungen sind diese zwei Ausgänge mit einem elektrischen Netzwerk gebunden, gepunktet oder verbunden. Jeder an irgendeinen Anschluss in diesem elektrischen Netzwerk angelegte Abschluss gilt somit für das gesamte elektrische Netzwerk (und dasselbe gilt für andere ähnliche Signale und elektrische Netzwerke). Ferner sind die Schnittstellenschaltungen 420 und 422 als mehrere Instanzen des Schalters 436 enthaltend gezeigt. Das Netz DQ0 434 ist durch Schalter 436 mit dem Signalanschluss DQ[0] des DRAM 410, DRAM 412, DRAM 414 und DRAM 416 verbunden.
Bei bestimmten Implementierungen ist der Schalter 436 ein einpoliger Ein-/Ausschalter (SPST-Schalter). Bei bestimmten anderen Implementierungen ist der Schalter 436 mechanisch oder nichtmechanisch. Dessen ungeachtet kann der Schalter 436 einer von verschiedenen Schaltertypen sein, zum Beispiel SPST, DPDT oder SPDT, ein Zweiwege- oder bidirektionaler Schalter oder ein Zweiwege- oder bidirektionales Schaltungselement, eine Parallelschaltung von Einwege-Unidirektionalschaltern oder Schaltungselementen, ein CMOS-Schalter, ein Multiplexer (MUX), ein Demultiplexer (de-MUX), ein bidirektionaler CMOS-Puffer; ein CMOS-Passiergatter oder eine beliebige andere Art von Schalter. Die Funktion der Schalter 436 besteht darin, es den physischen DRAM-Einrichtungen hinter der Schnittstellenschaltung zu erlauben, miteinander verbunden zu werden, um ein virtuelles DRAM zu emulieren. Diese Schalter verhindern Faktoren wie Buswettbewerb, Logikwettbewerb oder andere Faktoren, die unerwünschte Probleme aus einem solchen Verbindung verhindern oder zu diesen führen können. Jede logische Funktion oder jedes Schaltelement, das diesen Zweck erreicht, kann verwendet werden. Jede logische oder elektrische Verzögerung, die durch einen solchen Schalter oder solche Logik eingeführt wird, kann kompensiert werden. Zum Beispiel können die Adress- und/oder Befehlssignale durch gesteuerte Verzögerung oder andere logische Einrichtungen modifiziert werden.
Der Schalter 436 wird durch Signale aus der Logikschaltung 424 gesteuert, die mit den Schnittstellenschaltungen, darunter die Schnittstellenschaltung 420 und Schnittstellenschaltung 422, gekoppelt ist. Bei bestimmten Implementierungen werden die Schalter 436 in den Schnittstellenschaltungen so gesteuert, dass nur eine der DRAM-Einrichtungen auf einmal mit einem beliebigen gegebenen Signalnetz verbunden ist. Wenn zum Beispiel der Schalter, der das Netz DQ0 434 mit dem DRAM 410 verbindet, geschlossen ist, sind die Schalter, die das Netz DQ0 434 mit den DRAMs 412, 414, 416 verbinden, offen.
Bei bestimmten Implementierungen wird der Abschluss von Netzen wie DQ0 434 durch Schnittstellenschaltungen 420 und 422 durch Eingänge ODT0i 444 (wobei „i” für intern steht) und ODT1i 446 gesteuert. Obwohl der Ausdruck ODT im Kontext von DRAM-Einrichtungen verwendet wurde, kann der von einer Schnittstellenschaltung verwendete On-Die-Abschluss von dem von einer DRAM-Einrichtung verwendeten On-Die-Abschluss verschieden sein. Da ODT0i 444 und ODT1i 446 interne Signale sind, können die Schnittstellenschaltungs-Abschlussschaltungen von Standard-DRAM-Einrichtungen verschieden sein. Zusätzlich können auch die Signalpegel, das Protokoll und das Timing von Standard-DRAM-Einrichtungen verschieden sein.
Die Möglichkeit, das ODT-Verhalten der Schnittstellenschaltung einzustellen, gibt dem Systementwickler eine Möglichkeit, die Werte und das Timing des ODT zu variieren oder abzustimmen, wodurch die Signalqualität des Kanals verbessert und die Verlustleistung verringert werden kann. In einem Beispiel stellt die Schnittstellenschaltung 420 als Teil des Zielrangs Abschluss bereit, wenn DRAM 410 mit dem Netz DQ0 434 verbunden ist. In diesem Beispiel kann die Schnittstellenschaltung 420 durch ODT0i 444 und ODT1i 446 gesteuert werden. Als Teil des Nicht-Zielrangs kann die Schnittstellenschaltung 422 auch einen anderen Abschlusswert (einschließlich überhaupt keines Abschlusses) wie gesteuert durch die Signale ODT0i 444 und ODT1i 446 bereitstellen.
Bei bestimmten Implementierungen sind die ODT-Steuersignale oder Befehle von dem System ODT0 448 und ODT1 450. Die ODT-Eingangssignale oder Befehle an die DRAM-Einrichtungen sind durch die ODT-Signale 452, 454, 456, 458 gezeigt. Bei bestimmten Implementierungen sind die ODT-Signale 452, 454, 456, 458 nicht verbunden. Bei bestimmten anderen Implementierungen sind die ODT-Signale 452, 454, 456, 458 zum Beispiel folgendermaßen verbunden: (a) fest verdrahtet (d. h. mit VSS oder VDD oder einer anderen festen Spannung); (b) mit der Logikschaltung 424 verbunden; (c) direkt mit dem System verbunden; oder (d) eine Kombination von (a), (b) und (c).
Wie in 4 gezeigt, kann der Übertragungsleitungsabschluss an einer Anzahl von Orten platziert werden, zum Beispiel (a) am Ausgang der Schnittstellenschaltung 420; (b) am Ausgang der Schnittstellenschaltung 422; (c) am Ausgang des DRAM 410; (d) am Ausgang des DRAM 412; (e) am Ausgang des DRAM 414; (f) am Ausgang des DRAM 416; oder kann eine beliebige Kombination dieser verwenden. Durch Wählen des Orts für den Abschluss kann der Systementwickler die Werte und das Timing des Abschlusses variieren oder abstimmen, um Signalqualität des Kanals zu verbessern und Verlustleistung zu verringern.
Ferner setzt bei bestimmten Implementierungen ein Speichercontroller in einem DDR3-System Abschlusswerte auf andere Werte als die im Normalbetrieb während verschiedener DRAM-Modi oder während anderer DRAM-, DIMM- und Systemmodi, -phasen oder Operationsschritten verwendeten. DRAM-Modi können Folgendes umfassen: Initialisierung, Abnutzungsausgleich, anfängliche Kalibration, periodische Kalibration, DLL aus, DLL gesperrt, DLL eingefroren oder verschiedene Herunterfahrmodi.
Bei bestimmten Implementierungen kann die Logikschaltung 424 auch (gezielt als Teil ihrer Logik oder durch Steuer- oder andere Signale oder Mittel verursacht) dafür programmiert werden, während verschiedener Modi/Betriebsphasen unterschiedlich zu operieren, so dass ein DIMM mit einer oder mehreren Schnittstellenschaltungen mit dem System so erscheinen, reagieren und kommunizieren kann, als ob es ein Standard- oder traditionelles DIMM ohne Schnittstellenschaltungen wäre. Somit kann die Logikschaltung 424 zum Beispiel während verschiedener Betriebsphasen (z. B. Speicherlesevorgänge und Speicherschreibvorgänge) entweder durch vorprogrammierten Entwurf oder durch externe Befehligung oder Steuerung verschiedene Abschlusswerte verwenden, oder das Logiktiming kann unterschiedlich operieren. Zum Beispiel kann die Logikschaltung 424 während Leseoperationen einen Abschlusswert verwenden, der von einem Abschlusswert während Schreiboperationen verschieden ist.
Folglich müssen bei bestimmten Implementierungen keine Änderungen an einem Standardcomputersystem (Motherboard, CPU, BIOS, Chipsatz, Komponentenwerte usw.) vorgenommen werden, um das DIMM 400 mit einer oder mehreren Schnittstellenschaltungen unterzubringen. Obwohl das DIMM 400 mit der Schnittstellenschaltung bzw. mit den Schnittstellenschaltungen bei bestimmten Implementierungen anders als ein Standard- oder traditionelles DIMM operieren kann (z. B. durch Verwenden verschiedener Abschlusswerte oder eines verschiedenen Timings als bei einem Standard-DIMM), würde das/der modifizierte DIMM Computersystem/Speichercontroller so erscheinen, als operierte es als ein Standard-DIMM.
Bei bestimmten Implementierungen gibt es zwei ODT-Signale innerhalb des DIMM 400. 4 zeigt diese internen ODT-Signale zwischen der Logikschaltung 424 und den Schnittstellenschaltungen 420 und 422 als ODT0i 444 und ODT1i 446. Abhängig von der erforderlichen Abschlussflexibilität, der Größe und Komplexität der Nachschlagetabelle und der Art der verwendeten Signalisierungsschnittstelle kann es eine beliebige Anzahl von Signalen zwischen der Logikschaltung 424 und den Schnittstellenschaltungen 420 und 422 geben. Zum Beispiel kann die Anzahl der internen ODT-Signale dieselbe, kleiner oder größer als die Anzahl der ODT-Signale aus dem System/Speichercontroller sein.
Bei bestimmten Implementierungen gibt es zwei Schnittstellenschaltungen pro Slice eines DIMM 400. Folglich würde eine ECC DIMM mit 72 Bit 2 × 72/4 = 36 Schnittstellenschaltungen umfassen. Ähnlich würde ein 64-Bit-DIMM 2 × 64/4 = 32 Schnittstellenschaltungen umfassen.
Bei bestimmten Implementierungen werden die Schnittstellenschaltung 420 und die Schnittstellenschaltung 422 zu einer einzigen Schnittstellenschaltung kombiniert, was zu einer Schnittstellenschaltung pro Slice führt. Bei diesen Implementierungen würde ein DIMM 72/4 = 18 Schnittstellenschaltungen umfassen. Abhängig von einer Art von DIMM, Kosten, Leistung, physischem Platz auf dem DIMM, Layout-Beschränkungen und anderen Faktoren kann eine andere Anzahl (8, 9, 16, 18 usw.), Anordnung oder Integration von Schnittstellenschaltungen verwendet werden.
Bei bestimmten alternativen Implementierungen wird die Logikschaltung 424 von allen Schnittstellenschaltungen auf dem DIMM 400 geteilt. Bei diesen Implementierungen gäbe es eine Logikschaltung pro DIMM 400. Bei weiteren anderen Implementierungen werden eine Logikschaltung oder mehrere Logikschaltungen auf jeder Seite eines DIMM 400 (oder Seite einer PCB, Platine, Karte, Kapselung, die Teil eines Moduls oder DIMM ist usw.) positioniert, um PCB-Routing zu vereinfachen. Es kann abhängig von der Art des DIMM, der Anzahl der verwendeten PCB und anderen Faktoren eine beliebige Anzahl von Logikschaltungen verwendet werden.
Es sind auch andere Anordnungen und Integrationsniveaus möglich. Dabei können Anordnungen zum Beispiel von Siliziumchipfläche und -kosten, Kapselungsgröße und -kosten, Platinenfläche, Layout-Komplexität sowie von anderen technischen und wirtschaftlichen Faktoren abhängen. Zum Beispiel können alle Schnittstellenschaltungen und Logikschaltungen zusammen zu einer einzigen Schnittstellenschaltung integriert werden. In einem anderen Beispiel kann eine Schnittstellenschaltung und/oder Logikschaltung auf jeder Seite einer PCB oder PCBs verwendet werden, um das Platinenrouting zu verbessern. Bei einem weiteren anderen Beispiel können bestimmte oder alle der Schnittstellenschaltungen und/oder Logikschaltungen mit einer oder mehreren Registerschaltungen oder beliebigen der anderen DIMM-Komponenten auf einem R-DIMM integriert werden.
5 ist ein Blockdiagramm eines Slice eines beispielhaften DIMM 500 mit zwei Rängen mit einer Schnittstellenschaltung pro Slice. Bei bestimmten Implementierungen umfasst das DIMM 500 eine oder mehrere Schnittstellenschaltungen wie oben in 1A–F, 3A–C und 4 beschrieben.
Zusätzlich können Elemente in dem DIMM 500 Attribute aufweisen, die entsprechenden Elementen in 1A–F, 3A–C und 4 ähnlich sind. Zum Beispiel kann die Schnittstellenschaltung 520 einen ODT-Widerstand 560 umfassen, der dem ODT-Widerstand 366 ähnlich sein kann, der mit Bezug auf 3C besprochen wurde. Ähnlich können die DRAM-Einrichtungen 510, 512, 514 und 516 ODT-Widerstände 580 umfassen, die dem mit Bezug auf 3B besprochenen ODT-Widerstand 346 ähnlich sein können.
Das DIMM 500 besitzt einen virtuellen Rang 0 540 mit DRAM-Einrichtungen 510 und 512 und einen virtuellen Rang 1 542 mit DRAM-Einrichtungen 514 und 516. Die Schnittstellenschaltung 520 verwendet Schalter 562 und 564, um Datensignale wie DQ0 534 entweder mit DRAM-Einrichtungen zu koppeln oder von diesen zu isolieren. Signale, zum Beispiel DQ0 534, werden durch Verbinder, z. B. dem Finger 530, aus dem System empfangen. Eine Registerschaltung 524 führt der Schnittstellenschaltung 520 und/oder anderen Schnittstellenschaltungen auf dem Bus 566 ODT-Steuersignale und auf dem Bus 568 Schaltersteuersignale zu. Die Registerschaltung 524 kann auch Standard-JEDEC-Registerfunktionen bereitstellen. Zum Beispiel kann die Registerschaltung 524 durch Verbinder, z. B. dem Finger 578, Eingaben 572 empfangen, die Befehls-, Adress-, Steuer- und andere Signale von dem System umfassen. Bei bestimmten Implementierungen werden andere Signale durch den Finger 576 nicht direkt mit der Registerschaltung 524 verbunden, wie in 5 gezeigt. Die Registerschaltung 524 kann durch den Bus 574 Befehls-, Adress-, Steuer und andere Signale (möglicherweise hinsichtlich Timing und Werten modifiziert) zu den DRAM-Einrichtungen, zum Beispiel der DRAM-Einrichtung 516, senden. In 5 sind nicht alle Verbindungen von Befehls-, Adress-, Steuer- und anderen Signalen zwischen DRAM-Einrichtungen gezeigt.
Die Registerschaltung 524 kann Eingaben ODT0 548 und ODT1 550 von einem System (z. B. einem Speichercontroller eines Hostsystems empfangen). Die Registerschaltung 524 kann auch Timing und Verhalten der ODT-Steuerung ändern, bevor diese Informationen durch den Bus 566 zu der Schnittstellenschaltung 520 geleitet werden. Die Schnittstellenschaltung 520 kann dann DIMM-Abschluss an dem DQ-Anschluss mit dem ODT-Widerstand 560 bereitstellen. Bei bestimmten Implementierungen werden das Timing von Abschlusssignalen (einschließlich wann und wie sie angelegt, geändert, entfernt werden) und die Bestimmung von Abschlusswerten zwischen der Registerschaltung 524 und der Schnittstellenschaltung 520 aufgeteilt.
Ferner erzeugt bei bestimmten Implementierungen die Registerschaltung 524 außerdem die folgenden ODT-Steuersignale 570: R0_ODT0, R0_ODT1, R1_ODT0, R1_ODT1. Diese Signale können an die DRAM-Einrichtungssignale 552, 554, 556 und 558 gekoppelt werden. Bei bestimmten alternativen Implementierungen können (a) bestimmte oder alle der Signale 552, 554, 556 und 558 fest verdrahtet (mit VSS, VDD oder einem anderen Potential) sein; (b) bestimmte oder alle der Signale 570 werden durch die Schnittstellenschaltung 520 erzeugt; (c) bestimmte oder alle der Signale 570 basieren auf ODT0 548 und ODT1 550; (d) bestimmte oder alle der Signale 570 werden hinsichtlich Timing und Wert von ODT0 548 und ODT1 550 geändert; oder (e) eine beliebige Kombination der Implementierungen (a)–(d).
6 zeigt ein physisches Layout einer beispielhaften Leiterplatte (PCB) 600 eines DIMM mit einer Schnittstellenschaltung. Insbesondere umfasst die PCB 600 ein ECC R-DIMM mit neun Schnittstellenschaltungen und sechsunddreißig DRAMs 621. Zusätzlich zeigt 6 die zwei Seiten eines einzigen DIMM 610. Das DIMM 610 umfasst Finger 612, die es dem DIMM 610 gestatten, elektrisch mit einem System gekoppelt zu werden. Ferner umfasst wie in 6 gezeigt die PCB 600 36 DRAM (621–629, vorne/unten; 631–639 vorne/oben; 641–649 hinten/oben; 651–659 hinten/unten).
6 zeigt außerdem neun Schnittstellenschaltungen 661–669, die sich vorne/in der Mitte befinden. Zusätzlich zeigt 6 eine Registerschaltung 670, die sich vorne/in der Mitte der PCB 600 befindet. Die Registerschaltung 670 kann Attribute aufweisen, die mit den mit Bezug auf die Schnittstellenschaltung 150 beschriebenen vergleichbar sind. Es können DIMMs mit einer anderen Anzahl von DRAMs, Schnittstellenschaltungen oder Layouts verwendet werden.
Bei bestimmten Implementierungen können sich Schnittstellenschaltungen am Boden der DIMM PCB befinden, um so den Abschluss elektrisch nahe bei den Fingern 612 zu platzieren. Bei bestimmten anderen Implementierungen können DRAMs mit verschiedenen Orientierungen auf der PCB 600 angeordnet werden. Zum Beispiel können ihre längeren Seiten parallel zu der längeren Kante der PCB 600 angeordnet werden. DRAMs können auch so angeordnet werden, dass ihre längeren Seiten zu der längeren Kante der PCB 600 senkrecht sind. Als Alternative können die DRAMs so angeordnet werden, dass bestimmte zu der längeren Kante der PCB 600 parallele lange Seiten aufweisen und andere zu der längeren Kante der PCB 600 senkrechte längere Seiten aufweisen. Eine solche Anordnung kann nützlich sein, um schnelles PCB-Routing zu optimieren. Bei bestimmten anderen Implementierungen kann die PCB 600 mehr als eine Registerschaltung umfassen. Zusätzlich kann die PCB 600 mehr als eine PCB geschichtet umfassen, um ein DIMM zu bilden. Ferner kann die PCB 600 auf beiden Seiten der PCB platzierte Schnittstellenschaltungen umfassen.
7 ist ein Flussdiagramm eines beispielhaften Verfahrens 700 zum Bereitstellen von Abschlusswiderstand in einem Speichermodul. Der Einfachheit halber wird das Verfahren 700 mit Bezug auf eine Schnittstellenschaltung beschrieben, die das Verfahren ausführt (z. B. die Schnittstellenschaltung 150). Es sollte jedoch beachtet werden, dass bestimmte oder alle Schritte des Verfahrens 700 durch andere Komponenten in den Computersystemen 100A–F ausgeführt werden können.
Die Schnittstellenschaltung kommuniziert mit Speicherschaltungen und mit einem Speichercontroller (Schritt 702). Die Speicherschaltungen sind zum Beispiel integrierte Schaltungen des Typs DRAM (Dynamic Random Access Memory) in einem DIMM (Dual In-Line Memory Module).
Die Schnittstellenschaltung empfängt Widerstandssetzbefehle von dem Speichercontroller (Schritt 704). Die Widerstandssetzbefehle können MRS-Befehle (Mode Register Set) sein, die an ODT-Widerstände (On-Die Termination) in Speicherschaltungen gerichtet sind.
Die Schnittstellenschaltung wählt auf der Basis der empfangenen Widerstandssetzbefehle einen Widerstandswert aus (Schritt 706). Die Schnittstellenschaltung kann einen Widerstandswert aus einer Nachschlagetabelle auswählen. Außerdem kann der ausgewählte Widerstandswert von der Art von durch das System ausgeführten Operation abhängen. Zum Beispiel kann der ausgewählte Widerstandswert während Leseoperationen von dem ausgewählten Widerstandswert während Schreiboperationen verschieden sein. Bei bestimmten Implementierungen ist der ausgewählte Widerstandswert von den durch die Widerstandssetzbefehle spezifizierten Werten verschieden. Zum Beispiel kann der ausgewählte Widerstandswert von dem Wert verschieden sein, der von dem JEDEC-Standard für DDR3 DRAM vorgeschrieben wird.
Die Schnittstellenschaltung schließt eine Übertragungsleitung mit einem Widerstand des ausgewählten Widerstandswerts ab (Schritt 708). Der Widerstand kann ein ODT-Widerstand (On-Die Termination) sein. Die Übertragungsleitung kann zum Beispiel eine Übertragungsleitung zwischen der Schnittstellenschaltung und dem Speichercontroller sein.
Obwohl das Obige Ausführungsformen der vorliegenden Erfindung betrifft, können andere und weitere Ausführungsformen der Erfindung konzipiert werden, ohne von ihrem grundlegenden Schutzumfang abzuweichen. Der Schutzumfang der vorliegenden Erfindung wird deshalb durch die folgenden Ansprüche bestimmt. In der obigen Beschreibung werden zur Erläuterung zahlreiche spezifische Einzelheiten dargelegt, um ein umfassendes Verständnis zu gewährleisten. Für Fachleute ist jedoch erkennbar, dass Implementierungen ohne diese spezifischen Einzelheiten ausgeübt werden können. In anderen Fällen sind Strukturen und Einrichtungen in Blockdiagrammform gezeigt, um eine Verschleierung der Offenbarung zu vermeiden.
Insbesondere ist für Fachleute erkennbar, dass andere Architekturen verwendet werden können. Bestimmte Teile der ausführlichen Beschreibung werden über Algorithmen und symbolische Darstellungen von Operationen an Datenbit in einem Computerspeicher dargestellt. Diese algorithmischen Beschreibungen und Repräsentationen sind Mittel, die von Fachleuten im Bereich der Datenverarbeitung verwendet werden, um das Wesentliche ihrer Arbeit anderen Fachleuten am effektivsten zu vermitteln. Ein Algorithmus wird hier und im Allgemeinen als eine selbstständige Sequenz von Schritten aufgefasst, die zu einem gewünschten Ergebnis führt. Die Schritte sind diejenigen die physikalische Manipulationen physikalischer Größen erfordern. Gewöhnlich, aber nicht unbedingt, nehmen diese Größen die Form von elektrischen oder magnetischen Signalen an, die gespeichert, transferiert, kombiniert, verglichen oder anderweitig manipuliert werden können. Es hat sich manchmal hauptsächlich aus Gründen der üblichen Verwendung als zweckmäßig erwiesen, diese Signale als Bit, Werte, Elemente, Symbole, Zeichen, Terme, Zahlen oder dergleichen zu bezeichnen.
Es sollte jedoch beachtet werden, dass all diese und ähnliche Ausdrücke mit den entsprechenden physikalischen Größen zu assoziieren sind und lediglich zweckmäßige Bezeichnungen sind, die auf diese Größen angewandt werden. Sofern es nicht wie aus der Besprechung hervorgeht anders ausgedrückt wird, versteht sich, dass in der gesamten Beschreibung sich Besprechungen, die Ausdrücke wie „Verarbeitung” oder „Datenverarbeitung” oder „Berechnung” oder „Bestimmung” oder „Anzeige” oder dergleichen verwenden, auf die Aktionen und Prozesse eines Computersystems oder einer ähnlichen elektronischen Datenverarbeitungsvorrichtung beziehen, das/die als physikalische (elektronische) Größen in den Registern und Speichern des Computersystems repräsentierte Daten zu anderen Daten manipuliert und transformiert, die als physikalische Größen in den Computersystemspeichern oder -registern oder anderen solchen Informationsspeicher-, Übertragungs- oder Anzeigeeinrichtungen repräsentiert werden.
Eine Vorrichtung zum Ausführen der vorliegenden Operationen kann speziell für die erforderlichen Zwecke aufgebaut werden oder kann einen Vielzweckcomputer umfassen, der durch ein in dem Computer gespeichertes Computerprogramm selektiv aktiviert oder umkonfiguriert wird. Ein solches Computerprogramm kann in einem computerlesbaren Speichermedium gespeichert sein, wie etwa, aber ohne Beschränkung darauf, einer beliebigen Art von Datenträger, darunter Disketten, optische Datenträger, CD-ROMS, magnetooptische Datenträger, Nurlesespeicher (ROMs), Direktzugriffsspeicher (RAMs), EPROMs, EEPROMs, magnetische oder optische Karten oder eine beliebige Art von Medium, das zum Speichern von elektronischen Anweisungen geeignet und jeweils mit einem Computersystembus gekoppelt ist.
Die hier dargestellten Algorithmen und Module betreffen nicht naturgemäß irgendeinen bestimmten Computer oder irgendeine andere bestimmte Vorrichtung. Es können verschiedene Vielzwecksysteme mit Programmen gemäß den vorliegenden Lehren verwendet werden oder es kann sich als zweckmäßig erweisen, spezialisiertere Vorrichtungen zum Ausführen der Verfahrensschritte zu konstruieren. Die erforderliche Struktur für vielfältige dieser Systeme wird aus der Beschreibung hervorgehen. Außerdem werden die vorliegenden Beispiele nicht mit Bezug auf irgendeine bestimmte Programmiersprache beschrieben. Es versteht sich, dass vielfältige Programmiersprachen verwendet werden können, um hier beschriebene Lehren zu implementieren. Ferner können, wie für Durchschnittsfachleute auf dem relevanten Gebiet ersichtlich ist, die Module, Merkmale, Attribute, Methodologien und andere Aspekte als Software, Hardware, Firmware oder eine beliebige Kombination der drei implementiert werden. Immer dann, wenn eine Komponente als Software implementiert ist, kann die Komponente natürlich als selbstständiges Programm, als Teil eines größeren Programms, als mehrere separate Programme, als eine statisch oder dynamisch verknüpfte Bibliothek, als ein Kernelladbares Modul, als ein Einrichtungstreiber und/oder auf alle und jegliche anderen Weisen, die jetzt oder in der Zukunft Fachleuten auf dem Gebiet der Computerprogrammierung bekannt sind, implementiert sein. Zusätzlich ist die vorliegende Beschreibung auf keinerlei Weise auf Implementierung in irgendeinem spezifischen Betriebssystem oder irgendeiner spezifischen Umgebung beschränkt.
Obwohl die vorliegende Beschreibung viele spezifische Einzelheiten enthält, sollten diese nicht als Beschränkungen bezüglich des Schutzumfangs dessen aufgefasst werden, was beansprucht werden kann, sondern stattdessen als Beschreibungen von Merkmalen, die für bestimmte Implementierungen des Gegenstands spezifisch sind. Bestimmte Merkmale, die in der vorliegenden Beschreibung im Kontext separater Ausführungsformen beschrieben werden, können auch in Kombination in einer einzigen Ausführungsform implementiert werden. Umgekehrt können verschiedene Merkmale, die im Kontext einer einzigen Ausführungsform beschrieben werden, auch in mehreren Ausführungsformen separat oder in einer beliebigen geeigneten Subkombination implementiert werden. Obwohl oben Merkmale als in bestimmten Kombinationen wirkend beschrieben und sogar anfänglich dergestalt beansprucht wurden, können darüber hinaus ein oder mehrere Merkmale aus einer beanspruchten Kombination in bestimmten Fällen aus der Kombination herausgenommen werden, und die beanspruchte Kombination kann zu einer Subkombination oder einer Variante einer Subkombination geführt werden.
Obwohl Operationen in den Zeichnungen in einer bestimmten Reihenfolge abgebildet sind, sollte dies ähnlich nicht als Erfordernis aufgefasst werden, dass solche Operationen in der gezeigten konkreten Reihenfolge oder in sequenzieller Reihenfolge ausgeführt werden oder dass alle dargestellten Operationen auszuführen sind, um wünschenswerte Ergebnisse zu erzielen. Unter bestimmten Umständen kann Multitasking und Parallelverarbeitung vorteilhaft sein. Darüber hinaus sollte die Trennung verschiedener Systemkomponenten in den oben beschriebenen Ausführungsformen nicht als solche Trennung in allen Ausführungsformen erfordernd aufgefasst werden, und es versteht sich, dass die beschriebenen Programmkomponenten und Systeme im Allgemeinen zusammen in ein einziges Softwareprodukt integriert oder zu mehreren Softwareprodukten verkapselt werden können.
Der Gegenstand der vorliegenden Beschreibung wurde mit Bezug auf konkrete Ausführungsformen beschrieben, es können aber andere Ausführungsformen implementiert werden und liegen in dem Schutzumfang der folgenden Ansprüche. Zum Beispiel können die in den Ansprüchen aufgeführten Schritte in einer anderen Reihenfolge ausgeführt werden und immer noch wünschenswerte Ergebnisse erzielen. Als ein Beispiel erfordern die in den beigefügten Figuren abgebildeten Prozesse nicht unbedingt die konkrete gezeigte Reihenfolge oder sequenzielle Reihenfolge, um wünschenswerte Ergebnisse zu erzielen. Bei bestimmten Implementierungen kann Multitasking und Parallelverarbeitung vorteilhaft sein. Es liegen andere Varianten in dem Schutzumfang der folgenden Ansprüche.
Bezugszeichenliste
Fig. 1A

110: Plattform-Chassis
120: Motherboard
126: Prozessorteil
128: Speicherteil

126: Prozessorteil
142: Speichermodul (DRAM)
150: Speicherbus

124: Speichercontroller
126: Prozessorteil
142: Speichermodul (DRAM)
150: Schnittstellenschaltung

124: Speichercontroller
126: Prozessorteil
134: Speicherbus
142: Speichermodul (DRAM)

124: Speichercontroller
126: Prozessorteil
134: Speicherbus
142: Speichermodul (DRAM)
150: Schnittstellenschaltung

125: Prozessor
126: Prozessorteil
142: Speichermodul (DRAM)

Claims

Vorrichtung zum Bereitstellen von Abschlusswiderstand in einem Speichermodul, wobei die Vorrichtung Folgendes umfasst: mehrere Speicherschaltungen; eine Schnittstellenschaltung, die betreibbar ist, um mit den mehreren Speicherschaltungen zu kommunizieren und um mit einem Speichercontroller zu kommunizieren; und eine Übertragungsleitung, die die Schnittstellenschaltung elektrisch mit einem Speichercontroller koppelt, wobei die Schnittstellenschaltung betreibbar ist, um die Übertragungsleitung mit einem einzigen Abschlusswiderstand abzuschließen, der auf der Basis mehrerer aus dem Speichercontroller empfangener Widerstandssetzbefehle ausgewählt wird.
Vorrichtung nach Anspruch 1, wobei der einzige Abschlusswiderstand durch einen ODT-Widerstand (On-Die-Termination) bereitgestellt wird.
Vorrichtung nach Anspruch 1, wobei die Schnittstellenschaltung einen Wert des einzigen Abschlusswiderstands aus einer Nachschlagetabelle auswählt.
Vorrichtung nach Anspruch 1, wobei die aus dem Speichercontroller empfangenen mehreren Widerstandssetzbefehle einen ersten MRS-Befehl (Mode Register Set) und einen zweiten MRS-Befehl umfassen.
Vorrichtung nach Anspruch 1, wobei ein Wert des einzigen Abschlusswiderstands während Leseoperationen von einem Wert des einzigen Abschlusswiderstands während Schreiboperationen verschieden ist.
Vorrichtung nach Anspruch 1, wobei die mehreren Speicherschaltungen mehrere integrierte Schaltungen des Typs DRAM (Dynamic Random Access Memory) in einem DIMM (Dual In-Line Memory Module) sind.
Vorrichtung nach Anspruch 1, wobei der einzige Abschlusswiderstand einen Wert aufweist, der von Werten verschieden ist, die durch die aus dem Speichercontroller empfangenen Widerstandssetzbefehle spezifiziert werden.
Speicherträger, der mit einem Commputerprogramm zum Bereitstellen von einem Abschlusswiderstand in einem Speichermodul codiert ist, wobei das Computerprogramm Anweisungen umfasst, die bei Ausführung durch ein Datenverarbeitungssystem bewirken, dass das Datenverarbeitungssystem Operationen durchführt, umfassend: Empfangen mehrerer Widerstandssetzbefehle aus einem Speichercontroller in einer Schnittstellenschaltung, wobei die Schnittstellenschaltung betreibbar ist, um mit mehreren Speicherschaltungen und mit dem Speichercontroller zu kommunizieren; Auswählen eines Widerstandswerts auf der Basis der empfangenen mehreren Widerstandssetzbefehle; und Abschließen einer Übertragungsleitung zwischen der Schnittstellenschaltung und dem Speichercontroller mit einem Widerstand des ausgewählten Widerstandswerts.
Speicherträger nach Anspruch 8, wobei der ausgewählte Widerstandswert von den Werten verschieden ist, die durch die Widerstandssetzbefehle spezifiziert werden.
Speicherträger nach Anspruch 8, wobei der ausgewählte Widerstandswert ein Wert für einen ODT-Widerstand (On-Die Termination) ist.
Speicherträger nach Anspruch 8, wobei der ausgewählte Widerstandswert aus einer Nachschlagetabelle ausgewählt wird.
Speicherträger nach Anspruch 8, wobei der ausgewählte Widerstandswert während Leseoperationen von dem ausgewählten Widerstandswert während Schreiboperationen verschieden ist.
Speicherträger nach Anspruch 8, wobei die mehreren Speicherschaltungen mehrere integrierte Schaltungen des Typs DRAM (Dynamic Random Access Memory) in einem DIMM (Dual In-Line Memory Module) sind.
Speicherträger nach Anspruch 8, wobei die mehreren Widerstandssetzbefehle mehrere MRS-Befehle (Mode Register Set) sind.
Vorrichtung zum Bereitstellen von Abschlusswiderstand in einem Speichermodul, wobei die Vorrichtung Folgendes umfasst: eine erste Speicherschaltung mit einem ersten Abschlusswiderstand mit einem auswählbaren Wert; eine zweite Speicherschaltung mit einem ersten Abschlusswiderstand mit einem auswählbaren Wert; und eine Schnittstellenschaltung, die betreibbar ist, um mit der ersten und der zweiten Speicherschaltung und einem Speichercontroller zu kommunizieren, wobei die Schnittstellenschaltung betreibbar ist, um einen einzigen Wert für den ersten und den zweiten Abschlusswiderstand auszuwählen, der auf der Basis mehrerer aus dem Speichercontroller empfangener Widerstandssetzbefehle ausgewählt wird.
Vorrichtung nach Anspruch 15, wobei der erste und der zweite Abschlusswiderstand ODT-Widerstände (On-Die Termination) sind.
Vorrichtung nach Anspruch 15, wobei die Schnittstellenschaltung einen einzigen Wert für den ersten und den zweiten Abschlusswiderstand aus einer Nachschlagetabelle auswählt.
Vorrichtung nach Anspruch 15, wobei die aus dem Speichercontroller empfangenen mehreren Widerstandssetzbefehle einen ersten MRS-Befehl (Mode Register Set) und einen zweiten MRS-Befehl umfassen.
Vorrichtung nach Anspruch 15, wobei Werte des ersten und des zweiten Abschlusswiderstands während Leseoperationen von den Werten des ersten und des zweiten Abschlusswiderstands während Schreiboperationen verschieden sind.
Vorrichtung nach Anspruch 15, wobei die erste und die zweite Speicherschaltung mehrere integrierte Schaltungen des Typs DRAM (Dynamic Random Access Memory) in einem DIMM (Dual In-Line Memory Module) sind.
Vorrichtung nach Anspruch 15, wobei der durch die Schnittstellenschaltung für den ersten und den zweiten Abschlusswiderstand ausgewählte einzige Wert von Werten verschieden ist, die durch die mehreren aus dem Speichercontroller empfangenen Widerstands setzbefehle angegeben werden.