DE4124414A1

DE4124414A1 - Mehrkanal-schreib/lesespeicher

Info

Publication number: DE4124414A1
Application number: DE4124414A
Authority: DE
Inventors: Takashi Miyake; Mitsuru Sugita
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1990-07-24
Filing date: 1991-07-23
Publication date: 1992-02-06
Anticipated expiration: 2011-07-24
Also published as: DE4124414C2; US5349564A; JP3078000B2; JPH0482078A

Description

Die Erfindung bezieht sich auf einen Halbleiter-Mehrkanal- Schreib/Lesespeicher (RAM), der in einen Informationsprozessor eingebaut ist.

Fig. 6 veranschaulicht ein Beispiel für die Gestaltung eines Informationsprozessors mit einem Mehrkanal- Schreib/Lesespeicher. Dieser Informationsprozessor 1 enthält eine Zentraleinheit (CPU) 2 und einen Mehrkanal- Schreib/Lesespeicher (RAM). Der Mehrkanal-Schreib/ Lesespeicher 3 hat eine Unterbrechungsschaltung 4 zum Herbeiführen einer Programmunterbrechung an der Zentraleinheit 2, eine Speichersteuerschaltung 5 und einen Speicherzellenbereich 6, nämlich einen Aufzeichnungsbereich. Eine Adresse 9 für das Herbeiführen einer Unterbrechung ist eine Adresse in einem zugeteilten Adressenbereich des Mehrkanal-Schreib/Lesespeichers.

Der Schreib/Lesespeicher 3 hat drei Kanäle A, B und C. Der Kanal A ist mit der Zentraleinheit 2 verbunden, während die Kanäle B und C jeweils mit einem externen Informationsprozessor 8A bzw. 8B verbunden sind. Die Speichersteuerschaltung 5 nimmt aus der Zentraleinheit 2 und den externen Informationsprozessoren 8A und 8B Anforderungen für den Zugriff zu dem Schreib/Lesespeicher 3 auf, verarbeitet dieselben und führt diese Zugriffvorgänge aufeinanderfolgend unter einer vorbestimmten Zeitsteuerung aus. Die Kanäle A bis C haben jeweils einen Datenbus, einen Adressenbus und eine Zugriffanforderungsleitung (z. B. eine Leitung für ein Schreibanforderungssignal).

Die Unterbrechungsschaltung 4 ist gemäß der Darstellung in Fig. 7 gestaltet. D. h., die Unterbrechungsschaltung 4 enthält Decodierschaltungen 20 und 21 für das Decodieren des Umstands, daß Eingangsadressen aus den Kanälen B und C zu FFFF_H werden, Schaltungen 22 und 23 zum Decodieren eines Einschreibens in eine absolute Adresse bzw. Maschinenadresse FFFF_H und eine Oder-Schaltung 24. Ein Ausgangssignal ISQ (DPRAM) der Oder-Schaltung 24 wird der Zentraleinheit 2 als Unterbrechungssignal zugeführt. Wenn über den Kanal B oder C ein Einschreiben in den Mehrkanal-Schreib/Lesespeicher vorgenommen wird und wenn die Adresse, an der das Einschreiben vorzunehmen ist, eine Maschinenadresse a (FFFF_H) ist, wird für die Zentraleinheit 2 eine Unterbrechung herbeigeführt, wobei diese Adresse beispielsweise die Endadresse 9 des Speichers 6 ist.

Es wird nun die Funktion beschrieben. Beim Verfahren zum Herbeiführen der Unterbrechung mittels der externen Informationsprozessoren 8A und 8B bei dem Einschreiben in den Mehrkanal-Schreib/Lesespeicher 3 ruft dann, wenn in dem Informationsprozessor 1 aus einem der externen Informationsprozessoren 8A oder 8B ein Zugriffsignal WR eingegeben wird, der Informationsprozessor 1 eine Unterbrechung an der Zentraleinheit 2 hervorgeht, falls eine Adresse, zu der bei diesem Einschreibvorgang eingeschrieben wird, eine absolute Maschinenadresse für das Herbeiführen einer Unterbrechung ist.

Falls jedoch eine Unterbrechung infolge des Einschreibens in den Speicher 6 nur in bezug auf eine einzige Maschinenadresse, z. B. "FFFF" herbeigeführt wird, entsteht die Notwendigkeit, bei einer solchen Datenübertragung von außen her eine Adressenabstimmung vorzunehmen. Infolgedessen war es unmöglich, eine bei der Abarbeitung der herbeigeführten Unterbrechung auftretende komplizierte Verarbeitung auszuführen, so daß daher die Leistungsfähigkeit hinsichtlich der Informationsverarbeitung eingeschränkt war.

Demgemäß liegt der Erfindung die Aufgabe zugrunde, einen Mehrkanal-Schreib/Lesespeicher für den Einsatz in einem Informationsprozessor zu schaffen, dessen Leistungsfähigkeit hinsichtlich der Informationsverarbeitung dadurch flexibel gemacht ist, daß für eine infolge des Einschreibens in den Mehrkanal-Schreib/Lesespeicher herbeigeführte Unterbrechung eine Vielzahl von Adressen benutzt wird, um dadurch die vorstehend beschriebenen Mängel bei dem Stand der Technik auszuschalten.

Die Aufgabe wird erfindungsgemäß mit einem Mehrkanal- Schreib/Lesespeicher gemäß Patentanspruch 1 gelöst.

Im einzelnen wird mittels einer Wählschaltung eine Anzahl von Decodierschaltungen angewählt, die jeweils eine absolute bzw. Maschinenadresse decodieren, und es wird der Vorgang des Einschreibens in die gewählten Maschinenadressen ausgeführt. Dabei wird für die Zentraleinheit ein Unterbrechungsauslösesignal erzeugt und zwangsweise die Unterbrechung über einen der Kanäle akzeptiert.

Die Erfindung wird nachstehend anhand eines Ausführungsbeispiels unter Bezugnahme auf die Zeichnung näher erläutert.

Fig. 1 ist eine Darstellung, die die Gestaltung eines Informationsprozessors mit dem erfindungsgemäßen Mehrkanal- Schreib/Lesespeicher gemäß einem Ausführungsbeispiel veranschaulicht.

Fig. 2 ist eine ausführliche Darstellung eines Unterbrechungsbetriebsart/ Zustand-Registers gemäß dem Ausführungsbeispiel.

Fig. 3(a) bis 3(g) sind Schaltbilder, die jeweils die Gestaltung einer Decodierschaltung gemäß dem Ausführungsbeispiel zeigen.

Fig. 4 ist ein Schaltbild einer Unterbrechungsschaltung gemäß dem Ausführungsbeispiel.

Fig. 5(a) und 5(b) sind Darstellungen von Speicherbereichen gemäß dem Ausführungsbeispiel.

Fig. 6 veranschaulicht die Gestaltung eines Informationsprozessors nach dem Stand der Technik.

Fig. 7 ist ein Schaltbild einer Unterbrechungsschaltung nach dem Stand der Technik.

Die Fig. 1 zeigt den Aufbau eines Informationsprozessors, in dem der Mehrkanal-Schreib/Lesespeicher gemäß einem Ausführungsbeispiel verwendet ist. Gemäß Fig. 1 enthält ein Informationsprozessor 1 eine Zentraleinheit 2 und einen Mehrkanal-Schreib/Lesespeicher (RAM) 3. Der Schreib/Lesespeicher 3 enthält eine Unterbrechungsschaltung 4 mit einem Unterbrechungsbetriebsart/ Zustand-Register 7 zum Wählen der Maschinenadresse für das Herbeiführen einer Unterbrechung und zum Festhalten des Zustands bzw. Status einer herbeigeführten Unterbrechung, eine Speichersteuerschaltung 5 und einen Speicher 6.

Gemäß der Darstellung in Fig. 3(b) bis 3(g) und 4 enthält die Unterbrechungsschaltung 4 Decodierschaltungen 25 bis 30 für jeweilige Kanäle 1 bis 3 bzw. A, B und C sowie drei Wählschaltungen 13. D. h., die Unterbrechungsschaltung 4 hat nach Fig. 3(a) bis 3(g) bzgl. des Kanals B folgendes:

Die Decodierschaltung 25 zum Decodieren des Maschinenadressenwerts "0000", der eine Anfangsadresse des Speichers 6 ist und eine Maschinenadresse für das Herbeiführen einer Unterbrechung ist, wobei das decodierte Ausgangssignal s ist, die Decodierschaltung 26 zum Decodieren eines Maschinenadressenwerts "FFFF", der eine Endadresse des Speichers 6 ist und eine Maschinenadresse für das Herbeiführen einer Unterbrechung ist, wobei das decodierte Ausgangssignal e ist, und die Decodierschaltung 27 zum Decodieren eines in dem Speicher 6 zugeordneten Adressenraums als Maschinenadressenwert (Raum) zum Herbeiführen einer Unterbrechung, wobei das decodierte Ausgangssignal a ist. Außerdem enthält die Unterbrechungsschaltung 4 in bezug auf den Kanal C die Decodierschaltung 28 zum Decodieren eines Maschinenadressenwerts "0000", der eine Anfangsadresse des Speichers 6 ist und eine Maschinenadresse für das Herbeiführen einer Unterbrechung ist, wobei das decodierte Ausgangssignal s ist, die Decodierschaltung 29 zum Decodieren eines Maschinenadressenwerts "FFFF", der eine Endadresse des Speichers 6 ist und eine Maschinenadresse für das Herbeiführen einer Unterbrechung ist, wobei das decodierte Ausgangssignal e ist, und die Decodierschaltung 30 zum Decodieren eines in dem Speicher 6 zugeordneten Adressenraums als Maschinenadressenwert (Raum) für das Herbeiführen einer Unterbrechung, wobei das decodierte Ausgangssignal a ist. In den Fig. 3(d) und 3(g) ist mit 80 eine Vorsatzschaltung zum Decodieren einer in dem Mehrkanal- Schreib/Lesespeicher zugeordneten Adresse bezeichnet.

In Fig. 3(a) ist ein Schreibsignal WR MODE für das Einschreiben in das Unterbrechungsbetriebsart/Zustand- Registers 7 (für den Kanal A) aus der Zentraleinheit 2, ein Lesesignal RD MODE und eine Decodierschaltung 31 zum Decodieren einer Adresse gezeigt.

Die Kanäle Nr. 1 bis 3 bzw. A bis C bestimmen jeweils voneinander unabhängige Adressen für die Unterbrechung, wobei die drei Kanäle parallel betreibbar sind.

Gemäß Fig. 2 enthält das Unterbrechungsbetriebsart/ Zustand-Register 7 einen Zustand-Bereich 33 und einen Betriebsart-Bereich 32. Der Betriebsart-Bereich 32 entspricht in Fig. 4 gezeigten Zwischenspeichern 1L bis 3L für die jeweiligen Kanäle Nr. 1 bis 3. Im einzelnen entsprechen Betriebsartwerte "0" bis "2" des Betriebsart- Bereichs 32 den Werten der Zwischenspeicher 1L bis 3L. Gemäß Fig. 4 entspricht der Zustand-Bereich 33 Flip-Flops 1F bis 3F. Statuswerte bzw. Zustandswerte "0" bis "2" des Zustand-Bereichs 33 entsprechen Ausgangssignalwerten Q der Flip-Flops 1F bis 3F. Gemäß Fig. 4 dient jeweils die Wählschaltung 13 zum Anwählen von absoluten Adressen bzw. Maschinenadressen.

Es ist anzumerken, daß die Gültigkeit der Betriebsarten "0", "1" und "2" bedeutet, daß die Betriebsarten gewählt sind, wenn die Bits für diese Betriebsarten jeweils "1" sind. In diesem Fall können mehrere Betriebsarten oder es kann eine einzelne Betriebsart gültig sein. Außerdem wird hinsichtlicht der Zustände der Status einer herbeigeführten Unterbrechung nur in bezug auf den der gewählten Betriebsart entsprechenden Zustand akzeptiert.

Es wird nun die Funktion beschrieben:
Wenn beispielsweise durch einen externen Informationsprozessor 8A über den Kanal B in eine Adresse "0000_H" eingeschrieben wird, die eine der Maschinenadressen ist, wird eine Und-Schaltung 40 zum Decodieren des Einschreibens in die Maschinenadresse "0000_H" eingeschaltet und auch eine Oder-Schaltung 41 wird eingeschaltet. Falls zu diesem Zeitpunkt diese Maschinenadresse "0000_H" durch das Betriebsart-Register bzw. den Zwischenspeicher 1L (im Zustand "H") schon als Adresse für das Herbeiführen einer Unterbrechung gewählt wurde, wird auch eine Und-Schaltung 42 durchgeschaltet. Infolgedessen wird durch das Zustand-Register bzw. Flip-Flop 1F das Herbeiführen einer Unterbrechung gespeichert, wobei ein Signal ISQ-DPRAM eingeschaltet wird, was in der Zentraleinheit 2 das Herbeiführen einer Unterbrechung zuläßt.

Falls bei dem Einstellen eines Betriebsart-Registers bei dem Einschreiben in die Adresse "0000_H" nicht die Maschinenadresse "0000_H" als Maschinenadresse für das Herbeiführen einer Unterbrechung gewählt wird, wird zu diesem Zeitpunkt die Und-Schaltung 42 nicht eingeschaltet, so daß keine Unterbrechung herbeigeführt wird.

Hinsichtlich der anderen beiden Adressen für das Herbeiführen einer Unterbrechung ebenso für die Kanäle Nr. 2 und 3 wird ein gleichartiger Vorgang ausgeführt. Außerdem kann bei dem Einschreiben in das Zustand-Register bzw. Flip-Flop 1F (2F, 3F) mittels einer Schaltung 44 nur "0" eingeschrieben werden.

Der vorstehend beschriebene Vorgang wird auch ebenso in bezug auf das Einschreiben mittels des externen Informationsprozesses 8B (an dem Kanal C) ausgeführt.

Wenn ferner eine Unterbrechung in dem Fall auftritt, daß mehrere Adressen für das Herbeiführen einer Unterbrechung gewählt worden sind (wobei die beiden Betriebsart- Register bzw. Zwischenspeicher 1L und 2L den Zustand "H" annehmen), ist es durch das Lesen der Zustand- Register bzw. Flip-Flops 1F und 2F möglich, festzustellen, welche Unterbrechung aufgetreten ist.

Auf diese Weise wird in dem Informationsprozessor 1 eine Unterbrechung mittels Schreibsignalen für eine bestimmte Adresse des Mehrkanal-Schreib/Lesespeichers 3 aus den externen Informationsprozessoren 8A und 8B hervorgerufen. Für das Herbeiführen der Unterbrechung bestehen drei Bedingungen, nämlich:
Wenn in einem Bereich des Mehrkanal-Schreib/Lesespeichers ein Schreibvorgang ausgeführt wird (der irgendwo im Gesamtbereich des Schreib/Lesespeichers ausgeführt wird), wenn der Vorgang an der Anfangsadresse "0000" des Mehrkanal-Schreib/Lesespeichers ausgeführt wird und wenn der Vorgang an der Endadresse "FFFF" des Mehrkanal- Schreib/Lesespeichers ausgeführt wird. Das Wählen der Bedingungen für das Herbeiführen einer Unterbrechung und das Festhalten des Zustands einer jeweils hervorgerufenen Unterbrechung werden in dem Unterbrechungsbetriebsart/Zustand-Register 7 aufgezeichnet. Infolgedessen wird von der Zentraleinheit 2 das Herbeiführen von Unterbrechungen unter verkürzter Wartezeit gesteuert und der Zustand der Unterbrechungen erkannt, wodurch eine schnelle Datenverarbeitung erzielt wird.

Falls ferner gemäß der Darstellung in Fig. 5(a) und 5(b) dann, wenn die Datenübertragung aus den externen Informationsprozessoren 8A und 8B zu dem Informationsprozessor 1 bei Überlappung der Speicherbereiche der externen Informationsprozessoren 8A und 8B mit dem Speicherbereich des Speichers 6 des Informationsspeichers 1 möglich ist, ist es möglich, eine Andordnung zu treffen, bei der Teile der jeweiligen Speicher einander überlappen. In diesem Fall können hinsichtlich der Fig. 5(a) bei der Überlappung der Anfangsadresse "0000" des Speichers 6 und hinsichtlich der Fig. 5(b) bei der Überlappung der Endadresse "FFFF" des Speichers 6 dann, wenn die Betriebsart derart vorgesehen ist, daß die vorangehend genannten drei Bedingungen für das Herbeiführen einer Unterbrechung ermöglicht sind, Unterbrechungen in einem Bereich, in dem die Speichertabellen überlappen (Einschreiben in strichlierte Bereiche) gemäß Fig. 5(a) und 5(b) oder in einem Bereich herbeigeführt werden, in dem die Speichertabellen einander nicht überlappen.

D. h., bei dem beschriebenen Ausführungsbeispiel ist es möglich, das Herbeiführen von Unterbrechungen infolge des Einschreibens in einen Mehrkanal-Schreib/Lesespeicher auf komplizierte Weise zu steuern und Unterbrechungen im Multiplex herbeizuführen. Außerdem ist es möglich, in einem jeden solchen Fall den Zustand der Unterbrechungen festzustellen. Infolgedessen kann eine feinere Steuerung ausgeführt werden und die Leistungsfähigkeit hinsichtlich der Informationsverarbeitung verbessert werden. Da außerdem die Unterbrechung durch das Aufbereiten des Einschreibens in den Mehrkanal- Schreib/Lesespeicher hervorgerufen werden kann, wird die Belastung der Programmausstattung verringert.

Falls die vorangehend genannten drei Bedingungen angewandt werden, nämlich das Einschreiben in den Speicherbereich des Mehrkanal-Schreib/Lesespeichers an der Anfangs- und Endadresse ausgeführt wird, kann selbst bei einer Überlappung des Speicherbereichs eines externen Informationsprozessors mit dem Speicherbereich des Mehrkanal-Schreib/Lesespeichers eine herbeizuführende Unterbrechung fehlerfrei zugelassen werden. Außerdem kann bei einer Erweiterung des Speichers die Erweiterung trotz des Umstands vorgenommen werden, daß eine Vielzahl von Unterbrechungsauslöseadressen vorgesehen ist.

Ein Mehrkanal-Schreib/Lesespeicher hat einen Decodierteil für das Decodieren einer Vielzahl von Adressen zum Auslösen von Unterbrechungen und eine Wählschaltung zum Wählen einiger Adressen aus der Vielzahl der Adressen. Da für jedes Herbeiführen einer Unterbrechung die Vielzahl der Adressen für das Auslösen der Unterbrechungen parallel oder in zeitlicher Aufeinanderfolge gewählt wird, ist dadurch bei dem Herbeiführen der Unterbrechungen die Leistungsfähigkeit hinsichtlich der Datenverarbeitung verbessert.

Claims

1. Mehrkanal-Schreib/Lesespeicher, der an eine Zentraleinheit angeschlossen ist und der einen Unterbrechungsschaltungsteil, einen Speicherteil und eine Vielzahl von jeweils externen Einrichtungen entsprechenden Kanälen zur Datenübertragung enthält, dadurch gekennzeichnet, daß der Unterbrechungsschaltungsteil (4) einen Decodierteil (25 bis 30) zum Decodieren einer Vielzahl von bestimmten Adressen für das Herbeiführen von Unterbrechungen über die Vielzahl der Kanäle (A, B, C) und eine Wählschaltung (13) für das Wählen aus der Vielzahl von bestimmten Adressen aufweist.

2. Mehrkanal-Schreib/Lesespeicher nach Anspruch 1, dadurch gekennzeichnet, daß die Vielzahl von bestimmten Adressen eine Anfangsadresse und eine Endadresse des Speicherteils (6) umfaßt.

3. Mehrkanal-Schreib/Lesespeicher nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die bestimmten Adressen jeweils Adressen in dem Speicherteil (6) sind.

4. Mehrkanal-Schreib/Lesespeicher nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß bei dem Herbeiführen von Unterbrechungen über die Vielzahl von Kanälen (A, B, C) die Wählschaltung (13) als Adressen für das Auslösen der Unterbrechungen die Vielzahl der bestimmten Adressen für jedes Herbeiführen der Unterbrechung anwählt.