DE4138033A1 - Verfahren zur datenuebergabe - Google Patents
Verfahren zur datenuebergabeInfo
- Publication number
- DE4138033A1 DE4138033A1 DE19914138033 DE4138033A DE4138033A1 DE 4138033 A1 DE4138033 A1 DE 4138033A1 DE 19914138033 DE19914138033 DE 19914138033 DE 4138033 A DE4138033 A DE 4138033A DE 4138033 A1 DE4138033 A1 DE 4138033A1
- Authority
- DE
- Germany
- Prior art keywords
- unit
- memory
- data
- units
- data transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
Description
Die Erfindung betrifft ein Verfahren zur Datenübergabe, das insbesondere in der Automati
sierungstechnik bei der Meßdatenübertragung und -verarbeitung anwendbar ist.
Bekannt ist ein Kleinmikrorechnersystem mit gemeinsamem Schreib-/Lesespeicher. Die
Informationen in Form von mehreren zusammengehörigen Bytes werden echtzeitbezogen
im gleichberechtigten Verkehr ausgetauscht. Dazu sind eine Auswahlschaltung sowie zwei
bezüglich der beiden Bussysteme identisch aufgebaute Teilsysteme angeordnet. Beide
Systeme besitzen ein eigenes Bussystem, dessen Busleitungen über Verstärker mit den
Busleitungen des gemeinsamen Speichers und den Adress- und Steuerleitungen, sowie
jeweils einem Dekoder je Bussystem zur Erkennung eines Speicherverkehrs, verbunden
sind (DD-PS 2 15 193).
Die DD-PS 2 62 933 beschreibt eine Zugriffssteuerung auf einen Koppelspeicher, vorzugs
weise auf einen Dual-Port-RAM in Master-Slave-Kopplung, wobei die Zugriffssteuerung
eines Rechners so lange voreingestellt bleibt, wie kein zweiter eine Speicheranforderung
stellt. Außerdem besteht die Möglichkeit, das Zugreifrecht des jeweils anderen Rechners
zu sperren. Bei mehrmaligen gleichzeitigen Speicheranforderungen erfolgt eine wechselsei
tige Zuordnung des Zugriffsrechts mittels einer Verriegelungs- und Freigabelogik.
Weiterhin wird in der DD-PS 2 45 965 eine Schaltungsanordnung zum unidirektionalen Da
tenaustausch über gemultipexte Ein-/Ausgabetore dargestellt. Dabei besteht die Möglich
keit, über zwischengelagerte Adressen- und Datenleitungen asynchrone oder zeitlich ver
setzte Prozesse mit unterschiedlichen Zugriffsalgorithmen zu synchronisieren.
Die DE-OS 35 32 164 beschreibt eine Anordnung mit wenigsten zwei Teilnehmern und
gemeinsamen Dual-Port-RAM für wahlweisen Zugriff, mit dem die Teilnehmer asynchron in
Verbindung stehen. Voraussetzung für die dargestellte Zugriffssteuerung ist ein teilweise
gemultiplexter Daten- und Adressenbus eines Teilnehmers sowie dessen gesondertes
Adress-/Steuersignal zum Einspeichern der Adressen.
Die Nachteile der genannten Lösungen des Standes der Technik bestehen hauptsächlich in
einem hohen schaltungstechnischen Aufwand und Restriktionen bei der Festlegung der
Taktfrequenz und Gültigkeitsbereichen für den Speicherzugriff, die die Verarbeitungsquali
tät bei der Datenübergabe deutlich beeinträchtigen.
Ziel der Erfindung ist es, ein Verfahren zur Datenübergabe zu schaffen, das mit geringem
Aufwand realisierbar ist und eine Datenübertragung mit hoher Variabilität gewährleistet.
Es besteht daher die Aufgabe, ein Verfahren zur Datenübergabe zu entwickeln, das mit
einer geringen Anzahl einfacher Baugruppen realisierbar ist und eine schnelle Datenübertra
gung ermöglicht.
Zur Lösung dieser Aufgabe weist das erfindungsgemäße Verfahren zur Datenübergabe
zwischen zwei Einheiten mit gemeinsamem Speicher, die auf einen gemeinsamen Datenpuf
fer zugreifen, wobei eine der beiden Einheiten das Zugriffsrecht hat und dieses nach An
forderung durch die andere Einheit innerhalb eines ersten Gültigkeitsbereiches, begrenzt
durch die Datenhaltezeit abzüglich einer Speicheroperationszeit, abgibt, wobei die zweitge
nannte Einheit das Speicherzugriffsrecht nach Ablauf eines zweiten Gültigkeitsbereiches
wieder an die erstgenannte Einheit zurückgibt, folgende Verfahrensmerkmale auf:
Der zweite Gültigkeitsbereich wird auf die für eine Speicheroperation notwendige Zeit re
duziert, indem die Rückgabe des Speicherzugriffsrechts durch die zweite Einheit mit der
Rückflanke des Speichersignals nach einer Byteoperation erfolgt.
Die erste Einheit gibt ein Speicherfreigabesignal an die zweite Einheit sowie die zweite Ein
heit ein Speicheranforderungssignal an die erste Einheit aus.
Die Datenübertragung zwischen den Einheiten erfolgt je Transferrichtung über einen
Speicherbereich, der bei Nichtbearbeitung durch die jeweilige Empfangseinheit in die nächst
niedere Speicherebene geschaltet wird.
Vorteilhaft werden beim erfindungsgemäßen Verfahren im Falle der Realisierung der zwei
ten Einheit als serielle Ein-/Ausgabe-Einheit die Daten von der ersten Einheit über einen
Datenpuffer in der Form eines Datenrumpfes übernommen und zu einem serielle Daten
protokoll mit Kennung und Sicherung steil aufbereitet und selbständig übertragen.
Bei umgekehrter Datenrichtung wird das selbständig empfangene Datenprotokoll zu einem
Datenrumpf verdichtet.
Der Vorteil des erfindungsgemäßen Verfahrens besteht hauptsächlich in der überaus einfa
chen Realisierungsmöglichkeit mit wenigen herkömmlichen Standardbaugruppen. Zusätzlich
wird der Übertragungskomfort deutlich erhöht. Beide Einheiten können vorteilhafterweise
mit voneinander unabhängigen Systemtaktfrequenzen arbeiten.
Die allgemeine Form der Realisierung des erfindungsgemäßen Verfahrens zur Steuerung der
Datenübergabe zwischen Einheiten über einen gemeinsamen Speicher wird an einem Aus
führungsbeispiel aus dem Bereich der Datenübergabe in Funktionseinheiten mit Prozessor
und intelligenter serieller I/O-Schnittstelle näher erläutert.
Dabei zeigen die zugehörigen Zeichnungen in
Fig. 1 eine Konfiguration einer Funktionseinheit zur Realisierung des erfindungsgemäßen
Verfahrens,
Fig. 2 ein Signalschema und
Fig. 3 ein Speicher - Interface.
In der in Fig. 1 dargestellten Konfiguration ist eine Einheit 1 der Verarbeitungsprozessor
und eine Einheit 2 der serielle Kommunikationscontroller einer Funktionseinheit 4.
Im Schnittstellen- und Verarbeitungsblock der Einheit 2 werden die seriell einlaufenden
Datenströme verarbeitet und byte-parallel an die Speichersteuerung übergeben bzw. von
dieser übernommen, verarbeitet und seriell ausgegeben.
Kernstück der Speichersteuerung ist eine Control-Logik 6, die über einen Anschluß zur
Umschaltung der Betriebsart BA wahlweise einen Gültigkeitsbereich ll nach Anspruch 1
oder 2 (vgl. Fig. 2) realisiert. Ausgangspunkt für eine Speicheroperation der Einheit 2 ist
eine Lese- oder Schreiboperation eines Daten-Latch 7 durch den Datentransfer zum oder
vom Schnittstellen- und Verarbeitungsblock über die Control-Logik 6. Nach einer solchen
Operation wird ein Speicherfreigabesignal SPF abgefragt. Bei für die Einheit 2 gesperrtem
Speicherzugriff wird an die Einheit 1 ein Speicheranforderungssignal SPA gesendet und das
Speicherfreigabesignal SPF weiter abgefragt. Nach Freigabe des Speicherzugriffs für Einheit
2 nach Umschalten von Speicherfreigabesignal SPF, welches innerhalb eines Gültigkeitsbe
reiches l, der durch die für die Sende- oder Empfangsoperation eines Byte benötigte Zeit
dauer abzüglich der Speicheroperationszeit und eines Sicherheitszuschlages bestimmt ist,
erfolgen muß, werden Multiplexer MPX auf die internen Busse umgeschaltet und der
Speicherzugriff durch Freigabe einer Speicheroperationssteuerung 8, die Signale CE, OE,
WE generiert, ausgelöst.
Ist der Speicherzugriff für Einheit 2 bereits bei der ersten Abfrage von Speicherfreigabe
signal SPF erlaubt, wird der Speicherzugriff sofort wie im oben beschriebenen Ablauf aus
gelöst. Ein Endsignal END für das Speicherzugriffsrecht der Einheit 2 wird je nach Einstel
lung der Betriebsart mit dem Ende jeder Speicheroperation oder erst am Ende eines seriel
len Datenblocks aus mehreren Byte generiert. Mit dem Endsignal END wird ein Speicher
freigabe-Flipflop 9 rückgesetzt und damit der Zugriff für Einheit 1 wieder freigegeben. Als
Koppelspeicher wird ein statischer RAM eingesetzt.
In Fig. 3 sind außerdem Adreßsignale AO bis Ax, Datensignale DO bis Dy, eine Adreß
steuerung 10 sowie Adreß-, Daten- und Steuerbus 11; 12 und 13 gekennzeichnet.
Claims (2)
1. Verfahren zur Datenübergabe zwischen zwei Einheiten mit gemeinsamem Speicher, die
auf einen gemeinsamen Datenpuffer zugreifen, wobei eine der beiden Einheiten das
Zugriffsrecht hat und dieses nach Anforderung durch die andere Einheit innerhalb eines
ersten Gültigkeitsbereiches, begrenzt durch die Datenhaltezeit abzüglich einer
Speicheroperationszeit, abgibt, wobei die zweitgenannte Einheit das Speicherzugriffsrecht
nach Ablauf eines zweiten Gültigkeitsbereiches wieder an die erstgenannte Einheit
zurückgibt,
gekennzeichnet dadurch
daß der zweite Gültigkeitsbereich (ll) auf die für eine Speicheroperation notwendige Zeit reduziert wird, indem die Rückgabe des Speicherzugriffsrechts durch die zweite Einheit (2) mit der Rückflanke des Speicherfreigabesignals (SPF) nach einer Byteoperation erfolgt,
daß die erste Einheit (1) ein Speicherfreigabesignal (SPF) an die zweite Einheit (2) sowie die zweite Einheit (2) ein Speicheranforderungssignal (SPA) an die erste Einheit (1) ausgibt
und das die Datenübertragung zwischen den Einheiten (1 und 2) je Transferrichtung über einen Speicherbereich erfolgt, der bei Nichtbearbeitung durch die jeweilige Empfangseinheit in die nächst niedere Speicherebene geschaltet wird.
daß der zweite Gültigkeitsbereich (ll) auf die für eine Speicheroperation notwendige Zeit reduziert wird, indem die Rückgabe des Speicherzugriffsrechts durch die zweite Einheit (2) mit der Rückflanke des Speicherfreigabesignals (SPF) nach einer Byteoperation erfolgt,
daß die erste Einheit (1) ein Speicherfreigabesignal (SPF) an die zweite Einheit (2) sowie die zweite Einheit (2) ein Speicheranforderungssignal (SPA) an die erste Einheit (1) ausgibt
und das die Datenübertragung zwischen den Einheiten (1 und 2) je Transferrichtung über einen Speicherbereich erfolgt, der bei Nichtbearbeitung durch die jeweilige Empfangseinheit in die nächst niedere Speicherebene geschaltet wird.
2. Verfahren nach Anspruch 1,
gekennzeichnet dadurch ,
daß im Falle der Realisierung der zweiten Einheit (2) als serielle Ein-/Ausgabe-Einheit die Daten von der ersten Einheit (1) über einen Datenpuffer (3) in der Form eines Datenrumpfes übernommen und zu einem seriellen Datenprotokoll mit Kennung und Sicherungsteil aufbereitet und selbständig übertragen werden und
daß bei umgekehrter Dateneinrichtung das selbständig empfangene Datenprotokoll zu einem Datenrumpf verdichtet wird.
daß im Falle der Realisierung der zweiten Einheit (2) als serielle Ein-/Ausgabe-Einheit die Daten von der ersten Einheit (1) über einen Datenpuffer (3) in der Form eines Datenrumpfes übernommen und zu einem seriellen Datenprotokoll mit Kennung und Sicherungsteil aufbereitet und selbständig übertragen werden und
daß bei umgekehrter Dateneinrichtung das selbständig empfangene Datenprotokoll zu einem Datenrumpf verdichtet wird.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19914138033 DE4138033A1 (de) | 1991-11-19 | 1991-11-19 | Verfahren zur datenuebergabe |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19914138033 DE4138033A1 (de) | 1991-11-19 | 1991-11-19 | Verfahren zur datenuebergabe |
Publications (1)
Publication Number | Publication Date |
---|---|
DE4138033A1 true DE4138033A1 (de) | 1993-05-27 |
Family
ID=6445135
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19914138033 Withdrawn DE4138033A1 (de) | 1991-11-19 | 1991-11-19 | Verfahren zur datenuebergabe |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE4138033A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111125025A (zh) * | 2019-12-23 | 2020-05-08 | 用友网络科技股份有限公司 | 元数据的存储系统、存储方法、调用方法、调用装置和可读存储介质 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0031160A1 (de) * | 1979-12-21 | 1981-07-01 | IKOSA Industria de Aco Korf Ltda. | Metallurgisches Schmelz- und Frischaggregat |
DE3137313A1 (de) * | 1981-09-16 | 1983-03-31 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zur kopplung zweier mikroprozessoren |
DD215193A1 (de) * | 1983-04-21 | 1984-10-31 | Inst Regelungstechnik | Steuerschaltung zum verkehr zweier kleinrechnersysteme mit einem speicher |
DE3532164A1 (de) * | 1985-09-10 | 1987-03-12 | Licentia Gmbh | Anordnung mit einem wenigstens zwei teilnehmern gemeinsamen speicher |
DD260200A3 (de) * | 1988-09-21 | Schaltungsanordnung zur Steuerung asynchroner Speicherzugriffe | ||
DD262933A1 (de) * | 1987-08-06 | 1988-12-14 | Teltov Geraete Regler | Schaltungsanordnung zur zugriffssteuerung auf einen koppelspeicher bei zweirechnerkopplung |
US4803618A (en) * | 1985-01-19 | 1989-02-07 | Panafacom Limited | Multiprocessor system having common memory |
DE3732007A1 (de) * | 1987-09-23 | 1989-04-06 | Bosch Gmbh Robert | Schaltung zur datenkopplung von zwei rechnern mit einem speicher |
SU1580384A1 (ru) * | 1988-09-21 | 1990-07-23 | Новосибирский электротехнический институт | Устройство дл сопр жени процессора с сетевым контроллером |
US5001671A (en) * | 1989-06-27 | 1991-03-19 | Vitelic Corporation | Controller for dual ported memory |
EP0228574B1 (de) * | 1985-11-29 | 1991-04-10 | Siemens Aktiengesellschaft | Schaltungsanordnung zur Steuerung des Speicherzugriffs für einen Hauptprozessor und wenigstens einen Nebenprozessor |
-
1991
- 1991-11-19 DE DE19914138033 patent/DE4138033A1/de not_active Withdrawn
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DD260200A3 (de) * | 1988-09-21 | Schaltungsanordnung zur Steuerung asynchroner Speicherzugriffe | ||
EP0031160A1 (de) * | 1979-12-21 | 1981-07-01 | IKOSA Industria de Aco Korf Ltda. | Metallurgisches Schmelz- und Frischaggregat |
DE3137313A1 (de) * | 1981-09-16 | 1983-03-31 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zur kopplung zweier mikroprozessoren |
DD215193A1 (de) * | 1983-04-21 | 1984-10-31 | Inst Regelungstechnik | Steuerschaltung zum verkehr zweier kleinrechnersysteme mit einem speicher |
US4803618A (en) * | 1985-01-19 | 1989-02-07 | Panafacom Limited | Multiprocessor system having common memory |
DE3532164A1 (de) * | 1985-09-10 | 1987-03-12 | Licentia Gmbh | Anordnung mit einem wenigstens zwei teilnehmern gemeinsamen speicher |
EP0228574B1 (de) * | 1985-11-29 | 1991-04-10 | Siemens Aktiengesellschaft | Schaltungsanordnung zur Steuerung des Speicherzugriffs für einen Hauptprozessor und wenigstens einen Nebenprozessor |
DD262933A1 (de) * | 1987-08-06 | 1988-12-14 | Teltov Geraete Regler | Schaltungsanordnung zur zugriffssteuerung auf einen koppelspeicher bei zweirechnerkopplung |
DE3732007A1 (de) * | 1987-09-23 | 1989-04-06 | Bosch Gmbh Robert | Schaltung zur datenkopplung von zwei rechnern mit einem speicher |
SU1580384A1 (ru) * | 1988-09-21 | 1990-07-23 | Новосибирский электротехнический институт | Устройство дл сопр жени процессора с сетевым контроллером |
US5001671A (en) * | 1989-06-27 | 1991-03-19 | Vitelic Corporation | Controller for dual ported memory |
Non-Patent Citations (7)
Title |
---|
DUAL PORT, DUAL DATA WIDTH RANDOM-ACCESS MEMORY CONTROLLER. In: IBM Technical Disclosure Bulletin,Vol.28, No.1, June 1985, S.20-23 * |
et.al.: A High Speed Dual Port Memory with Simultaneous Serial and Random Mode Access for Viedeo Applications. In: IEEE Journal Solid-State Circuits, Vol. SC-19, No. 6, Dec.1984,S.999-1007 * |
Large scale multi-port memories permit asynchron- ous operation. In: Electronic Engineering, Mid- March 1981,S.27-30 * |
NICOUD, Jean-Daniel: Video RAMs: Structure and Applications. In: IEEE MICRO, Feb. 1988, S.8-26 * |
PINKHAM, Raymond * |
SOPOTT, Michael: Zwei Prozessoren an einem Spei- cher. In: Elektronik, 14/10.7.1987, S.73,74,76 * |
TEMPLE, J.L.: MEMORY ACCESS CONTROL FOR MULTIPRO- CESSOR SYSTEM USING MICROCODE BITS TO TRANSFER MEMORY CONTROL ON IDLE CYCLES. In: IBM Technical Disclosure Bulletin, Vol.25, No. 3B, August 1982, S.1532,1533 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111125025A (zh) * | 2019-12-23 | 2020-05-08 | 用友网络科技股份有限公司 | 元数据的存储系统、存储方法、调用方法、调用装置和可读存储介质 |
CN111125025B (zh) * | 2019-12-23 | 2023-08-29 | 用友网络科技股份有限公司 | 元数据的存储系统、存储方法、调用方法、调用装置和可读存储介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3300260C2 (de) | ||
DE3300261C2 (de) | ||
DE3300263A1 (de) | Schaltungsanordnung zur zuteilung des zugriffs zu einer auf anforderungsbasis gemeinsam benutzten sammelleitung | |
DE4432061C1 (de) | Paketübertragungssystem | |
DE3535436C2 (de) | ||
DE4307449A1 (de) | ||
DE3727941A1 (de) | Integrierte halbleiter-logikschaltungsanordnung | |
DE4107052B4 (de) | Vorrichtung zur Applikation von Steuergeräten, insbesondere Zünd- und/oder Einspritzsteuergeräten für Kraftfahrzeuge | |
DE3048414A1 (de) | "schaltungsanordnung fuer eine datenverarbeitungsanlage" | |
DE2746337B1 (de) | Verfahren und Schaltungsanordnung zur Pruefung einer Datenuebertragungsanlage unter Verwendung einer Pruefschleife | |
DE4138033A1 (de) | Verfahren zur datenuebergabe | |
DE2733921B2 (de) | Schaltungsanordnung für eine indirekt gesteuerte Vermittlungsanlage, insbesondere Fernsprechvermittlungs anlage | |
DE2242279C3 (de) | Schaltungsanordnung zur Ermittlung von Fehlern in einer Speichereinheit eines programmgesteuerten Datenvermittlungssystems | |
DE3438369A1 (de) | Digitales nachrichtenuebertragungssystem | |
DE69733814T2 (de) | Multiplexer für taktsignale | |
DE3407870C1 (de) | Verfahren und Schaltungsanordnung zum Einleiten einer Datenuebertragungsverbindung | |
DE4024029C2 (de) | Entscheidungslogik zur Priorisierung und Synchronisierung zeitlich asynchroner Signale | |
EP0154774B1 (de) | Datenübertragung mit bidirektionalem Datenbus | |
DE2612316C3 (de) | Anordnung zur Steuerung des Multiplexbetriebes zwischen mehreren Kanälen und einer zentralen Steuerschaltung eines Ein-/Ausgabewerkes in einem Datenverarbeitungssystem | |
DE2736503A1 (de) | Rastersynchronisieranordnung | |
AT389771B (de) | Ein aus untereinheiten bestehendes datenverarbeitungssystem | |
EP0073969A2 (de) | Verfahren zur Übergabe des Refresh-Signals an einen Halbleiterspeicher und Schaltung zur Ausführung des Verfahrens | |
EP0970426A1 (de) | Abhängigkeitssteuerung für überlappende speicherzugriffe | |
DE3713068C2 (de) | ||
DE3532164A1 (de) | Anordnung mit einem wenigstens zwei teilnehmern gemeinsamen speicher |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
8139 | Disposal/non-payment of the annual fee |