搜尋 圖片 地圖 Play YouTube 新聞 Gmail 雲端硬碟 更多 »
登入
螢幕閱讀器使用者:按一下這個連結即可進入協助工具模式。協助工具模式的基本功能與普通模式相同,但與您的閱讀器搭配運作的效能更好。

專利

  1. 進階專利搜尋
公開號DE4138033 A1
出版類型申請
申請書編號DE19914138033
發佈日期1993年5月27日
申請日期1991年11月19日
優先權日期1991年11月19日
公開號19914138033, 914138033, DE 4138033 A1, DE 4138033A1, DE-A1-4138033, DE19914138033, DE4138033 A1, DE4138033A1, DE914138033
發明人Askold Dr Ing Meusling, Bernd Dipl Ing Moeller
申請者Univ Magdeburg Tech
匯出書目資料BiBTeX, EndNote, RefMan
外部連結: 德國專利局 (DPMA), 歐洲專利局
Data transmission between two units coupled to common memory - using logic control unit built into one unit to generate enable signals controlling access
DE 4138033 A1
摘要
Data transmission is provided between two units (1,2) that have access to the same data buffer (3). One of the units (2) has a serial data input and produces byte parallel data transfer to the memory control logic. The control logic stage has connections to a data latch, address control stages, and memory control stages. The operating cycle is defined by two valid timing regions. Memory request signals are generated and the control logic responds to generate the appropriate access signals. ADVANTAGE - Allows considerable variations in data transmission conditions. Both units can operate under independent clock frequencies.
聲明所有權(2)  原文語言:德文
1. Verfahren zur Datenübergabe zwischen zwei Einheiten mit gemeinsamem Speicher, die auf einen gemeinsamen Datenpuffer zugreifen, wobei eine der beiden Einheiten das Zugriffsrecht hat und dieses nach Anforderung durch die andere Einheit innerhalb eines ersten Gültigkeitsbereiches, begrenzt durch die Datenhaltezeit abzüglich einer Speicheroperationszeit, abgibt, wobei die zweitgenannte Einheit das Speicherzugriffsrecht nach Ablauf eines zweiten Gültigkeitsbereiches wieder an die erstgenannte Einheit zurückgibt, gekennzeichnet dadurch 1. A method for transferring data between two units with shared memory, which access a common data buffer, one of the two units has the right of access and this after a request by the other unit within a first range of validity is limited by the data retention time minus a memory operation time to write, the second-mentioned unit, the memory access right to return back to the former unit after a second validity range, characterized
daß der zweite Gültigkeitsbereich (ll) auf die für eine Speicheroperation notwendige Zeit reduziert wird, indem die Rückgabe des Speicherzugriffsrechts durch die zweite Einheit ( 2 ) mit der Rückflanke des Speicherfreigabesignals (SPF) nach einer Byteoperation erfolgt, that the second scope (II) is reduced to the time necessary for a memory operation time by returning the memory access right by the second unit (2) with the trailing edge of the latch enable signal (SPF) is based on a byte operation,
daß die erste Einheit ( 1 ) ein Speicherfreigabesignal (SPF) an die zweite Einheit ( 2 ) sowie die zweite Einheit ( 2 ) ein Speicheranforderungssignal (SPA) an die erste Einheit ( 1 ) ausgibt that the first unit (1) is a memory enable signal (SEN) to the second unit (2) and the second unit (2) outputs a storage request signal (SPA) to the first unit (1)
und das die Datenübertragung zwischen den Einheiten ( 1 und 2 ) je Transferrichtung über einen Speicherbereich erfolgt, der bei Nichtbearbeitung durch die jeweilige Empfangseinheit in die nächst niedere Speicherebene geschaltet wird. and each transfer direction, the data transmission between the units (1 and 2) a memory area that is switched when not in use by the respective receiving unit to the next lower level memory.
2. Verfahren nach Anspruch 1, gekennzeichnet dadurch , 2. The method according to claim 1, characterized in that
daß im Falle der Realisierung der zweiten Einheit ( 2 ) als serielle Ein-/Ausgabe-Einheit die Daten von der ersten Einheit ( 1 ) über einen Datenpuffer ( 3 ) in der Form eines Datenrumpfes übernommen und zu einem seriellen Datenprotokoll mit Kennung und Sicherungsteil aufbereitet und selbständig übertragen werden und that in the case of realization of the second unit (2) as a serial I / O unit accepted the data from the first unit (1) via a data buffer (3) in the form of a data trunk and processed into a serial data protocol identifier and security unit and transmitted independently and
daß bei umgekehrter Dateneinrichtung das selbständig empfangene Datenprotokoll zu einem Datenrumpf verdichtet wird. that in the reverse data means the independent data received protocol is compressed to a data hull.
說明  原文語言:德文

Die Erfindung betrifft ein Verfahren zur Datenübergabe, das insbesondere in der Automati sierungstechnik bei der Meßdatenübertragung und -verarbeitung anwendbar ist. The invention relates to a method for data transfer, which ogy, particularly in the automation in the transmission of measured data and processing is applicable.

Bekannt ist ein Kleinmikrorechnersystem mit gemeinsamem Schreib-/Lesespeicher. Known is a small microcomputer system with a shared read / write memory. Die Informationen in Form von mehreren zusammengehörigen Bytes werden echtzeitbezogen im gleichberechtigten Verkehr ausgetauscht. The information in the form of several related bytes are exchanged in real-time based equal traffic. Dazu sind eine Auswahlschaltung sowie zwei bezüglich der beiden Bussysteme identisch aufgebaute Teilsysteme angeordnet. For this purpose, a selection circuit and two sub-systems with respect to the two bus systems of identical design are arranged. Beide Systeme besitzen ein eigenes Bussystem, dessen Busleitungen über Verstärker mit den Busleitungen des gemeinsamen Speichers und den Adress- und Steuerleitungen, sowie jeweils einem Dekoder je Bussystem zur Erkennung eines Speicherverkehrs, verbunden sind (DD-PS 2 15 193). Both systems have their own bus system, the bus lines are on the amplifier to the bus lines of the shared memory and the address and control lines, and each one decoder for each bus system for detecting a memory traffic, connected (DD-PS 2 15 193). Die DD-PS 2 62 933 beschreibt eine Zugriffssteuerung auf einen Koppelspeicher, vorzugs weise auf einen Dual-Port-RAM in Master-Slave-Kopplung, wobei die Zugriffssteuerung eines Rechners so lange voreingestellt bleibt, wie kein zweiter eine Speicheranforderung stellt. The DD-PS 2 62933 describes an access control to a communications buffer, preferably, to a dual-port RAM in master-slave coupling, wherein the access control of a computer preset retained as long as no one a memory request is. Außerdem besteht die Möglichkeit, das Zugreifrecht des jeweils anderen Rechners zu sperren. It is also possible to terminate Zugreifrecht of the other computer. Bei mehrmaligen gleichzeitigen Speicheranforderungen erfolgt eine wechselsei tige Zuordnung des Zugriffsrechts mittels einer Verriegelungs- und Freigabelogik. The case of multiple simultaneous storage requirements there is a wechselsei term assignment of access rights by means of a locking and releasing logic. Weiterhin wird in der DD-PS 2 45 965 eine Schaltungsanordnung zum unidirektionalen Da tenaustausch über gemultipexte Ein-/Ausgabetore dargestellt. Furthermore, a circuit arrangement for unidirectional Since data exchange shown on gemultipexte input / output ports in the DD-PS 2 45,965. Dabei besteht die Möglich keit, über zwischengelagerte Adressen- und Datenleitungen asynchrone oder zeitlich ver setzte Prozesse mit unterschiedlichen Zugriffsalgorithmen zu synchronisieren. There is the possible speed, asynchronous via interposed address and data lines or ver time sat processes with different access algorithms to synchronize. Die DE-OS 35 32 164 beschreibt eine Anordnung mit wenigsten zwei Teilnehmern und gemeinsamen Dual-Port-RAM für wahlweisen Zugriff, mit dem die Teilnehmer asynchron in Verbindung stehen. DE-OS 35 32 164 describes an arrangement with at least two participants and common dual-port RAM for random access, with which the participants are asynchronously connected. Voraussetzung für die dargestellte Zugriffssteuerung ist ein teilweise gemultiplexter Daten- und Adressenbus eines Teilnehmers sowie dessen gesondertes Adress-/Steuersignal zum Einspeichern der Adressen. Condition for access control is shown a partially multiplexed data and address of a subscriber and its separate address / control signal for storing the addresses. Die Nachteile der genannten Lösungen des Standes der Technik bestehen hauptsächlich in einem hohen schaltungstechnischen Aufwand und Restriktionen bei der Festlegung der Taktfrequenz und Gültigkeitsbereichen für den Speicherzugriff, die die Verarbeitungsquali tät bei der Datenübergabe deutlich beeinträchtigen. The disadvantages of the above solutions of the prior art are mainly in a high circuit complexity and constraints in determining the clock frequency and scope for memory access, the processing ity Quali affect significantly during data transfer.

Ziel der Erfindung ist es, ein Verfahren zur Datenübergabe zu schaffen, das mit geringem Aufwand realisierbar ist und eine Datenübertragung mit hoher Variabilität gewährleistet. The aim of the invention is to provide a method for data transfer, which can be implemented with little effort and ensures data transfer with high variability.

Es besteht daher die Aufgabe, ein Verfahren zur Datenübergabe zu entwickeln, das mit einer geringen Anzahl einfacher Baugruppen realisierbar ist und eine schnelle Datenübertra gung ermöglicht. There is therefore the task of developing a method for data transfer, which can be implemented with a small number of simple modules and enables rapid data transmis supply.

Zur Lösung dieser Aufgabe weist das erfindungsgemäße Verfahren zur Datenübergabe zwischen zwei Einheiten mit gemeinsamem Speicher, die auf einen gemeinsamen Datenpuf fer zugreifen, wobei eine der beiden Einheiten das Zugriffsrecht hat und dieses nach An forderung durch die andere Einheit innerhalb eines ersten Gültigkeitsbereiches, begrenzt durch die Datenhaltezeit abzüglich einer Speicheroperationszeit, abgibt, wobei die zweitge nannte Einheit das Speicherzugriffsrecht nach Ablauf eines zweiten Gültigkeitsbereiches wieder an die erstgenannte Einheit zurückgibt, folgende Verfahrensmerkmale auf: To solve this problem the method of the present invention has for data transfer between two units with shared memory, the access fer to a common Datenpuf, one of the two units has the right of access and this according to requirement by the other unit within a first range of validity is limited by the Data hold time minus a memory operation time to write, the zweitge unit called the memory access right to return back to the former unit after a second valid range, the following method features:

Der zweite Gültigkeitsbereich wird auf die für eine Speicheroperation notwendige Zeit re duziert, indem die Rückgabe des Speicherzugriffsrechts durch die zweite Einheit mit der Rückflanke des Speichersignals nach einer Byteoperation erfolgt. The second scope is on the need for a memory operation time re duced by performing the return of the memory access law by the second unit with the trailing edge of the memory signal after a byte operation.

Die erste Einheit gibt ein Speicherfreigabesignal an die zweite Einheit sowie die zweite Ein heit ein Speicheranforderungssignal an die erste Einheit aus. The first unit is a memory enable signal to the second unit and the second A unit a memory request signal to the first unit.

Die Datenübertragung zwischen den Einheiten erfolgt je Transferrichtung über einen Speicherbereich, der bei Nichtbearbeitung durch die jeweilige Empfangseinheit in die nächst niedere Speicherebene geschaltet wird. The data transfer between the units takes place depending transfer direction over an area of memory is switched when not in use by the respective receiving unit in the next lower level memory.

Vorteilhaft werden beim erfindungsgemäßen Verfahren im Falle der Realisierung der zwei ten Einheit als serielle Ein-/Ausgabe-Einheit die Daten von der ersten Einheit über einen Datenpuffer in der Form eines Datenrumpfes übernommen und zu einem serielle Daten protokoll mit Kennung und Sicherung steil aufbereitet und selbständig übertragen. Be taken on the data from the first unit via a data buffer in the form of a data hull as serial input / output unit and processed into a serial data protocol with identification and securing steep advantageous in the method in the case of realization of the two-th unit according to the invention and independently transmitted. Bei umgekehrter Datenrichtung wird das selbständig empfangene Datenprotokoll zu einem Datenrumpf verdichtet. In the reverse direction, the data independently received data protocol is compressed to a data hull.

Der Vorteil des erfindungsgemäßen Verfahrens besteht hauptsächlich in der überaus einfa chen Realisierungsmöglichkeit mit wenigen herkömmlichen Standardbaugruppen. The advantage of the method is mainly used in the very simp chen implementation option with few conventional standard modules. Zusätzlich wird der Übertragungskomfort deutlich erhöht. In addition, the transmission is significantly increased comfort. Beide Einheiten können vorteilhafterweise mit voneinander unabhängigen Systemtaktfrequenzen arbeiten. Both units can advantageously operate with independent system clock frequencies.

Die allgemeine Form der Realisierung des erfindungsgemäßen Verfahrens zur Steuerung der Datenübergabe zwischen Einheiten über einen gemeinsamen Speicher wird an einem Aus führungsbeispiel aus dem Bereich der Datenübergabe in Funktionseinheiten mit Prozessor und intelligenter serieller I/O-Schnittstelle näher erläutert. The general form of realization of the method for controlling data transfer between units via a shared memory is in an OFF execution example from the field of data transfer in processor functional units and intelligent serial I / O interface described in more detail.

Dabei zeigen die zugehörigen Zeichnungen in The accompanying drawings show in

Fig. 1 eine Konfiguration einer Funktionseinheit zur Realisierung des erfindungsgemäßen Verfahrens, Fig. 1 shows a configuration of a functional unit for realizing the method according to the invention,

Fig. 2 ein Signalschema und Fig. 2 is a signal diagram, and

Fig. 3 ein Speicher - Interface. Fig. 3 is a memory - Interface.

In der in Fig. 1 dargestellten Konfiguration ist eine Einheit 1 der Verarbeitungsprozessor und eine Einheit 2 der serielle Kommunikationscontroller einer Funktionseinheit 4 . In the configuration shown in Fig. 1 a unit 1 of the processing unit 2 of the processor and a serial communication controller of a function unit 4. FIG. Im Schnittstellen- und Verarbeitungsblock der Einheit 2 werden die seriell einlaufenden Datenströme verarbeitet und byte-parallel an die Speichersteuerung übergeben bzw. von dieser übernommen, verarbeitet und seriell ausgegeben. In the interface and processing block of unit 2, the incoming serial data streams are processed and passed byte-parallel to the memory controller or is taken from, process and output serially. Kernstück der Speichersteuerung ist eine Control-Logik 6 , die über einen Anschluß zur Umschaltung der Betriebsart BA wahlweise einen Gültigkeitsbereich ll nach Anspruch 1 oder 2 (vgl. Fig. 2) realisiert. The core of the memory controller is a control logic 6, optionally a scope ll through a terminal to switch the operating mode BA according to claim 1 or 2 (see FIG. FIG. 2) realized. Ausgangspunkt für eine Speicheroperation der Einheit 2 ist eine Lese- oder Schreiboperation eines Daten-Latch 7 durch den Datentransfer zum oder vom Schnittstellen- und Verarbeitungsblock über die Control-Logik 6 . Starting point for a memory operation of the unit 2 is a read or write operation of a data latch 7 by the data transfer to or from the interface and processing block on the control logic. 6 Nach einer solchen Operation wird ein Speicherfreigabesignal SPF abgefragt. After such an operation, a latch enable signal SPF is queried. Bei für die Einheit 2 gesperrtem Speicherzugriff wird an die Einheit 1 ein Speicheranforderungssignal SPA gesendet und das Speicherfreigabesignal SPF weiter abgefragt. When you lock the unit 2 memory access a memory request signal SPA is sent to the unit 1 and the latch enable signal SPF further queried. Nach Freigabe des Speicherzugriffs für Einheit 2 nach Umschalten von Speicherfreigabesignal SPF, welches innerhalb eines Gültigkeitsbe reiches l, der durch die für die Sende- oder Empfangsoperation eines Byte benötigte Zeit dauer abzüglich der Speicheroperationszeit und eines Sicherheitszuschlages bestimmt ist, erfolgen muß, werden Multiplexer MPX auf die internen Busse umgeschaltet und der Speicherzugriff durch Freigabe einer Speicheroperationssteuerung 8 , die Signale CE, OE, WE generiert, ausgelöst. After release of the memory access for unit 2 after switching from memory enable signal SPF, which must occur within a Gültigkeitsbe rich l, which is determined by the time required for the transmission or reception operation of a byte time period minus the memory operation time and a safety margin, Multiplexers MPX on switches the internal buses and generates the memory access by releasing a memory operation controller 8, the signals CE, OE, WE, triggered. Ist der Speicherzugriff für Einheit 2 bereits bei der ersten Abfrage von Speicherfreigabe signal SPF erlaubt, wird der Speicherzugriff sofort wie im oben beschriebenen Ablauf aus gelöst. If the memory access unit for 2 permits already on the first scan of memory enable signal SPF, the memory access is immediately solved as in the above sequence from. Ein Endsignal END für das Speicherzugriffsrecht der Einheit 2 wird je nach Einstel lung der Betriebsart mit dem Ende jeder Speicheroperation oder erst am Ende eines seriel len Datenblocks aus mehreren Byte generiert. An end signal END for the memory access right of the unit 2, depending on the SET mode with the end of each memory operation or at the end of a serial & len data block distribution generated from multiple bytes. Mit dem Endsignal END wird ein Speicher freigabe-Flipflop 9 rückgesetzt und damit der Zugriff für Einheit 1 wieder freigegeben. With the end signal END release a memory flip-flop is reset and 9 so that access for unit 1 released. Als Koppelspeicher wird ein statischer RAM eingesetzt. The coupling static RAM memory is used. In Fig. 3 sind außerdem Adreßsignale A O bis A x , Datensignale D O bis D y , eine Adreß steuerung 10 sowie Adreß-, Daten- und Steuerbus 11 ; 12 und 13 gekennzeichnet. Shown in Fig. 3 also are address signals A O to A x, data signals D O through D y control, an address 10 and address, data and control bus 11; 12 and 13 in.

專利引用
引用的專利申請日期發佈日期 申請者專利名稱
DE3137313A1 *1981年9月16日1983年3月31日Siemens AgCircuit arrangement for coupling two microprocessors
DE3532164A1 *1985年9月10日1987年3月12日Licentia GmbhArrangement with a memory shared by at least two subscribers
DE3732007A1 *1987年9月23日1989年4月6日Bosch Gmbh RobertCircuit for data linkage of two computers with one memory
DD215193A1 * 名稱不詳
DD260200A3 * 名稱不詳
DD262933A1 * 名稱不詳
EP0031160A1 *1980年12月19日1981年7月1日IKOSA Industria de Aco Korf Ltda.Metallurgical melting and refining installation
EP0228574B1 *1986年11月27日1991年4月10日Siemens AktiengesellschaftCircuit arrangement for the control of the memory access of a host processor and at least one slave processor
SU1580384A1 * 名稱不詳
US4803618 *1986年1月17日1989年2月7日Panafacom LimitedMultiprocessor system having common memory
US5001671 *1989年6月27日1991年3月19日Vitelic CorporationController for dual ported memory
非專利引用
參考文獻
1 *DUAL PORT, DUAL DATA WIDTH RANDOM-ACCESS MEMORY CONTROLLER. In: IBM Technical Disclosure Bulletin,Vol.28, No.1, June 1985, S.20-23
2 *et.al.: A High Speed Dual Port Memory with Simultaneous Serial and Random Mode Access for Viedeo Applications. In: IEEE Journal Solid-State Circuits, Vol. SC-19, No. 6, Dec.1984,S.999-1007
3 *Large scale multi-port memories permit asynchron- ous operation. In: Electronic Engineering, Mid- March 1981,S.27-30
4 *NICOUD, Jean-Daniel: Video RAMs: Structure and Applications. In: IEEE MICRO, Feb. 1988, S.8-26
5 *PINKHAM, Raymond
6 *SOPOTT, Michael: Zwei Prozessoren an einem Spei- cher. In: Elektronik, 14/10.7.1987, S.73,74,76
7 *TEMPLE, J.L.: MEMORY ACCESS CONTROL FOR MULTIPRO- CESSOR SYSTEM USING MICROCODE BITS TO TRANSFER MEMORY CONTROL ON IDLE CYCLES. In: IBM Technical Disclosure Bulletin, Vol.25, No. 3B, August 1982, S.1532,1533
分類
國際專利分類號G06F15/167, G11C8/16, G06F13/368
合作分類G06F15/167, G06F13/368, G11C8/16
歐洲分類號G11C8/16, G06F15/167, G06F13/368
法律事件
日期代號事件說明
1993年5月27日OM8Search report available as to paragraph 43 lit. 1 sentence 1 patent law
1994年11月10日8139Disposal/non-payment of the annual fee