DE4309532A1 - Verfahren zur Einrichtung zum Sichern einer Systemabbildung auf eine permanente Speichereinrichtung - Google Patents

Verfahren zur Einrichtung zum Sichern einer Systemabbildung auf eine permanente Speichereinrichtung

Info

Publication number
DE4309532A1
DE4309532A1 DE4309532A DE4309532A DE4309532A1 DE 4309532 A1 DE4309532 A1 DE 4309532A1 DE 4309532 A DE4309532 A DE 4309532A DE 4309532 A DE4309532 A DE 4309532A DE 4309532 A1 DE4309532 A1 DE 4309532A1
Authority
DE
Germany
Prior art keywords
computer system
area
execution
cpu
interrupt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4309532A
Other languages
English (en)
Other versions
DE4309532C2 (de
Inventor
Desmond Yuen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE4309532A1 publication Critical patent/DE4309532A1/de
Application granted granted Critical
Publication of DE4309532C2 publication Critical patent/DE4309532C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003Arrangements for executing specific machine instructions
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs
    • G06F9/4401Bootstrapping
    • G06F9/4418Suspend and resume; Hibernate and awake

Description

Die Erfindung betrifft Computersysteme, insbesondere batte­ riegespeiste und/oder mikroprozessorbasierte Computersysteme sowie von diesen Computersystemen verwendete Verfahren zum Si­ chern einer Systemabbildung auf eine permanente Speicherein­ richtung.
Es wurden unterschiedliche Lösungen mit unterschiedlichem Schwierigkeitsgrad und variierender Effektivität beim Reduzie­ ren des Energieverbrauchs für Computersysteme, insbesondere für batteriegespeiste Computersysteme entwickelt. Tatsächlich wer­ den oftmals mehrere Lösungen kombiniert, um eine maximale Redu­ zierung des Energieverbrauchs zu erreichen.
Eine bei vielen Computersystemen, insbesondere bei batte­ riegespeisten Computersystemen verwendete herkömmliche Lösung zur Reduktion des Energieverbrauchs besteht in einer Verlang­ samung oder einem Anhalten des CPU-Taktgebers, wenn das System für eine längere Zeit untätig bleibt. Der CPU-Taktgeber wird auf seine normale Geschwindigkeit zurückgestellt, wenn ein ak­ tives Systemereignis festgestellt wird. Die Lösung ist einfach zu implementieren und der Zustand des Systems unmittelbar vor dem Verlangsamen oder Anhalten der CPU braucht nicht gesichert zu werden. Jedoch ist die Leistungsfähigkeit zum Reduzieren des Energieverbrauchs nicht so groß wie bei einer Lösung, bei der die Stromversorgung für die meisten Komponenten des Computersy­ stems abgeschaltet werden kann.
Eine andere durch viele Computersysteme, insbesondere bat­ teriegespeiste Computersysteme verwendete herkömmliche Lösung besteht als alternative oder zusätzliche Lösung zur Reduzierung des Energieverbrauchs darin, daß die Zustände einzelner peri­ pherer Bauelemente selektiv gesichert werden und die Stromver­ sorgung für die peripheren Bauelemente, deren Zustände gesi­ chert worden sind, abgeschaltet wird, wenn diese Bauelemente für eine Weile nicht verwendet wurden. Die Stromversorgung wird an das periphere Bauelement erneut angelegt und das periphere Bauelement wieder auf den Zustand unmittelbar vor der Abschal­ tung der Stromversorgung gebracht, wenn eventuell auf das Gerät zugegriffen wird. Während diese Lösung schwieriger zu implemen­ tieren ist, ist das Potential zur Reduktion des Energiever­ brauchs größer als das der vorhergehenden Lösung. Jedoch könnte das Potential zur Reduktion des Energieverbrauchs noch größer sein, wenn die Stromversorgung für noch mehr Komponenten des Computersystems abgeschaltet werden kann.
Eine in vielen Computersystemen, insbesondere batteriege­ speisten Computersystemen verwendete alternative oder zusätzli­ che Lösung zur Reduktion des Energieverbrauchs besteht darin, den Zustand des Systems in einem Speicher zu sichern, die Stromversorgung für alle unwesentlichen Komponenten des Com­ putersystems mit Ausnahme der CPU, der I/O-Schnittstellenmodule und des Systemspeichers abzuschalten und das Computersystem un­ ter verschiedenen Bedingungen, einschließlich einer längeren Untätigkeit, stillzulegen. Wenn eine Voraussetzung für eine Wiederaufnahme der Ausführung festgestellt wird, wird die Stromversorgung für die unwesentlichen Komponenten und das Sy­ stem in dem Zustand unmittelbar vor dem Abschalten wieder her­ gestellt. Während die Lösung schwieriger zu implementieren ist, ist wiederum die Leistungsfähigkeit zum Reduzieren des Energie­ verbrauchs größer als die der vorhergehenden Lösungen. Ungeach­ tet dessen kann das Potential zum Reduzieren des Energiever­ brauchs noch größer sein, wenn auch die Stromversorgung für die CPU, die I/O-Schnittstellenmodule und den Systemspeicher abge­ schaltet werden kann.
Wiederum eine andere durch viele Computersysteme, insbeson­ dere batteriegespeiste Computersysteme benutzte herkömmliche Lösung besteht als weitere Alternative oder zusätzliche Lösung zum Reduzieren des Energieverbrauchs darin, daß eine Abbildung des Systems auf eine permanente Speichereinrichtung gesichert wird und die Stromversorgung für alle Komponenten des Computer­ systems einschließlich der CPU, der I/O-Schnittstellenmodule und des Systemspeichers mit Ausnahme der Echtzeituhr und der Logik zur Wiederaufnahme der Ausführung unter verschiedenen Be­ dingungen einschließlich einer längeren Untätigkeit abgeschal­ tet wird. Wenn ein Wiederaufnahme-der-Ausführung-Ereignis fest­ gestellt wird, wird die Stromversorgung für alle abgeschalteten Komponenten wieder hergestellt und das System in den Zustand unmittelbar vor dem Abschalten zurückgebracht. Während die Lö­ sung schwieriger zu implementieren ist, ist ihr Potential zur Reduktion des Energieverbrauchs größer als das irgendeiner der vorangegangenen Lösungen.
Da das Datei-Subsystem verschiedener Betriebssysteme übli­ cherweise verschiedene Formate beim Formatieren der permanenten Speichereinrichtung verwendet, muß bei der das Abschalten der Stromversorgung sämtlicher Komponenten mit Ausnahme der Echt­ zeituhr und der Logik zur Wiederaufnahmeausführung enthaltenden Lösung entweder das Betriebssystem die Systemabbildung sichern, bevor die Energiemanagementhardware aufgerufen wird, oder die Energiemanagementhardware muß darüber unterrichtet werden, wel­ ches Betriebssystem ausgeführt wird, wenn die Systemabbildung auf die permanente Speichereinrichtung gesichert wird. Es ist folglich wünschenswert, wenn die Systemabbildung auf die perma­ nente Speichereinrichtung in einer vom Betriebssystem unabhän­ gigen Weise gesichert werden kann.
Darüberhinaus wird in vielen batteriegespeisten Computersy­ stemen, die die letztgenannte Lösung benutzen, typischerweise eine Abbildung des Systems auch dann auf die permanente Spei­ chereinrichtung gesichert, wenn das Ereignis einer schwachen Batterie auftritt. Bei den kleineren batteriegespeisten und mi­ kroprozessorbasierten Computersystemen, wie beispielsweise Desktop-, Notebook- und Hand-Computern gibt es üblicherweise keine speziellen Einrichtungen oder Bereiche der permanenten Speichereinrichtung zum Sichern einer Systemabbildung. Die per­ manente Mehrzweckspeichereinrichtung wird außerdem zum Spei­ chern von Anwendungen des Benutzers und/oder Daten verwendet. Folglich kann bei den batteriegespeisten und mikroprozessorba­ sierten Computersystemen, wenn infolge einer schwachen Batterie eine Systemabbildung gesichert wird und die Operation in einer vom Betriebssystem unabhängigen Weise ausgeführt wird, die Ope­ ration zu Datenverlusten führen. Die auf der permanenten Mehr­ zweckspeichereinrichtung gespeicherten Daten können dadurch zerstört werden, daß der die Systemabbildung sichernde Prozeß das laufende Programm nicht abschließen kann, bevor die Strom­ versorgung abgeschaltet wird. Folglich ist es bei batteriege­ speisten Mikroprozessor-Computersystemen besonders wünschens­ wert, wenn die Systemabbildung unabhängig vom Betriebssystem auf die permanente Speichereinrichtung gesichert werden kann.
Die Erfindung schafft ein verbessertes Verfahren und eine verbesserte Einrichtung zum Sichern einer Systemabbildung auf eine permanente Speichereinrichtung in einer vom Betriebssystem unabhängigen Weise. Das verbesserte Verfahren bzw. die Einrich­ tung zerstört selbst dann keine Daten des Benutzers auf perma­ nenten Mehrzweckspeichereinrichtungen eines batteriegespeisten Mikroprozessor-Computersystems, wenn der Prozeß des Sicherns der Systemabbildung vor Abschaltung der Stromversorgung nicht abgeschlossen werden kann.
Es wird ein Verfahren und eine Einrichtung zum vom Be­ triebssystem unabhängigen Sichern einer Systemabbildung be­ schrieben. Das Verfahren und die Einrichtung sind insbesondere anwendbar auf batteriegespeiste und/oder mikroprozessorbasierte Computersysteme.
Bei einem gegenwärtig bevorzugten Ausführungsbeispiel der Erfindung sind eine Massenspeichereinrichtung, eine BIOS-Para­ metertabelle und ein BIOS-Parametertabellen-Interrupt für ein Computersystem mit einer CPU vorgesehen. Ein Bereich geeigneter Größe auf der Massenspeichereinrichtung ist für das Speichern einer Abbildung des Computersystems reserviert. Die BIOS-Para­ metertabelle ist so initialisiert, daß sie die Netto-Speicher­ kapazität und den reservierten Bereich beschreibt. Das BIOS-Pa­ rametertabellen-Interrupt zeigt auf den Anfang der BIOS-Parame­ tertabelle.
Zusätzlich sind bei dem bevorzugten Ausführungsbeispiel ein Systemmanagementmodus (SMM), ein spezieller Systemmanagement­ speicher (SMRAM), ein Systemmanagement-Interrupt (SMI), eine SMI-Serviceroutine, ein Wiederaufnahmebefehl (RSM-Befehl) und verschiedene Mechanismen zum Auslösen von SMIs und RSM-Ereig­ nissen in dem Computersystem vorgesehen. Im SMM können ver­ schiedene Systemmanagementfunktionen von der SMI-Servicerou­ tine in einer Weise ausgeführt werden, die für das Betriebssy­ stem und die auf dem Computersystem ausführten Anwendungspro­ gramme transparent ist. Wenn ein SMI festgestellt wird, tritt das Computersystem in den SMM ein. Die SMI-Serviceroutine ist in dem SMRAM gespeichert; ihr wird bei Feststellung eines SMI die Steuerung nach dem SMI-Mikroprogramm übergeben; sie bildet den SMRAM in einem vorgegebenen Bereich des Speicheradreßraums des Computersystems ab und sichert den CPU-Zustand in den SMRAM. Das SMI ist ein nicht maskierbares Interrupt und kann auf mehreren Wegen ausgelöst werden.
Der RSM-Befehl (RSM = RESUME) stellt die CPU auf den Zu­ stand des Zeitpunkts, zu welchem das SMI festgestellt wurde, zurück, schaltet den SMRAM aus dem Speicheradreßraum des Com­ putersystems hinaus, nimmt das Computersystem aus dem SMM her­ aus und läßt es in seinen normalen Betriebsmodus zurückkehren. Der RSM-Befehl wird durch die SMI-Serviceroutine ausgeführt, wenn ein RSM-Ereignis festgestellt wird. RSM-Ereignisse können auf vielfältige Weise ausgelöst werden.
Darüberhinaus sind bei dem gegenwärtig bevorzugten Ausfüh­ rungsbeispiel ein Stillegungsmodus, verschiedene Niveaus der Stillegung, ein Stillegungsmanager, verschiedene Stillegungs­ verzögerungszeitgeber und verschiedene Wege zum Anfordern der verschiedenen Ebenen der Stillegung im Computersystem vorgese­ hen. Im Stillegungsmodus schaltet der Stillegungsmanager die Stromversorgung für verschiedene Bauelemente selektiv in Abhän­ gigkeit vom Stillegungsniveau aus. Bei der Null-Volt-Stillegung schaltet der Stillegungsmanager die Stromversorgung für sämtli­ che Bauelemente mit Ausnahme der Echtzeituhr und der RSM-Zu­ standsmaschine aus. Darüberhinaus sichert der Stillegungsmana­ ger bei der Null-Volt-Stillegung die Systemabbildung auf den reservierten Bereich der permanenten Speichereinrichtung, bevor das Abschalten der Stromversorgung ausgeführt wird. Der Stille­ gungsmanager ist Teil der im SMRAM gespeicherten SMI-Service­ routine, und ihm wird die Steuerung übergeben, nachdem die SMI- Serviceroutine infolge eines durch eine Stillegungsanforderung ausgelösten SMI die Steuerung übernommen hat. Ein SMI wird von einer Stillegungsanforderung nach den geeigneten Verzögerungen ausgelöst. Die Stillegungsanforderung kann auf vielfältige Weise ausgeführt werden.
Der RSM-Befehl wird außerdem verwendet, um das Computersy­ stem aus dem Stillegungsmodus herauszuholen und die CPU in den Zustand unmittelbar vor Feststellung des SMI zurückzuführen. Wenn jedoch ein Wiederaufnahmeereignis während einer Null-Volt- Stillegung festgestellt wird, wird die CPU zunächst zurückge­ setzt und das Computersystem rekonfiguriert und reinitiali­ siert. Während der Reinitialisierung wird ein anderes SMI aus­ gelöst, um das Computersystem in den SMM zu versetzen. Bei Wie­ dereintritt in den SMM wird der gesicherte Zustand des Com­ putersystems von der SMI-Serviceroutine mit Hilfe der in dem reservierten Bereich der Massenspeichereinrichtung gesicherten Systemabbildung im SMRAM wiederhergestellt. Der RSM-Befehl wird durch die SMI-Serviceroutine ausgeführt, nachdem der gesicherte Zustand in den SMRAM zurückgespeichert wurde. Das Wiederaufnah­ meereignis kann während einer Null-Volt-Stillegung auf vielfäl­ tige Weise ausgelöst werden.
Im folgenden wird die Erfindung anhand in der Zeichnung dargestellter Ausführungsbeispiele näher beschrieben. In der Zeichnung zeigen:
Fig. 1 ein Funktionsblockdiagramm eines batteriegespeisten Computersystems auf Mikroprozessorbasis nach der Erfindung;
Fig. 2a bis 2b Blockdarstellungen, die zwei Ausführungsbei­ spiele der Architektur des zum Sichern der Systemabbildung re­ servierten Bereichs veranschaulichen;
Fig. 3 ein Ablaufdiagram des Systemmanagements des batte­ riegespeisten Computersystems gemäß Fig. 1; und
Fig. 4 ein Ablaufdiagramm des Stillegungsmanagements des batteriegespeisten Computersystems gemäß Fig. 1.
Es wird ein Verfahren und eine Einrichtung für ein vom Be­ triebssystem unabhängiges Sichern einer Systemabbildung auf eine permanente Speichereinrichtung beschrieben. Das Verfahren und die Einrichtung finden insbesondere Anwendung bei batte­ riegespeisten Computersystemen auf Mikroprozessorbasis.
In der folgenden Beschreibung werden zum Zweck der Verdeut­ lichung spezielle Zahlen, Materialien und Konfigurationen ange­ geben, um ein besseres Verständnis der Erfindung zu erreichen. Für den Fachmann ist es jedoch klar, daß die vorliegende Erfin­ dung auch ohne diese speziellen Details ausgeführt werden kann. An anderen Stellen werden bekannte Systeme in Diagrammform oder in einer Blockdarstellung gezeigt, um das Verständnis der Er­ findung nicht unnötig zu erschweren.
Überblick über das System
Im folgenden wird auf Fig. 1 Bezug genommen, in der ein Blockschaltbild gezeigt ist, das ein batteriegespeistes Com­ putersystem auf Mikroprozessorbasis nach der Erfindung zeigt. Das batteriegespeiste Mikroprozessor-Computersystem 10 wird im folgenden kurz beschrieben. Das Computersystem 10 ist im we­ sentlichen das von der Firma Intel Corporation hergestellte "Intel386 SL Mikroprozessor Superset". Es ist jedoch klar, daß die Erfindung nicht auf diese spezielle Mikroprozessorkonstruk­ tion beschränkt ist und im Grunde genommen bei einer beliebigen Computerkonstruktion angewendet werden kann - unabhängig davon, ob sie auf einem Mikroprozessor basiert und/oder batteriege­ speist ist.
In der gesamten Beschreibung werden bestimmte Bezeichnun­ gen, die sich auf das Intel386-SL-Mikroprozessor-Superset be­ ziehen, wie beispielsweise Registernamen und Signalbezeichnun­ gen verwendet, um die Erfindung zu beschreiben. Eine solche Terminologie ist für den Fachmann verständlich und folglich hier nicht ausführlich beschrieben.
Das batteriegespeiste Mikroprozessor-System 10 weist drei Hauptkomponenten auf, die mit GENCPU, GENIO und GENVGA bezeich­ net sind. GENCPU ist eine erweiterte zentrale Verarbeitungsein­ heit. GENIO ist eine Einzelchip-Ein/Ausgabeeinheit. Schließlich ist GENVGA eine Einzelchip-Grafikschnittstelle. Diese drei Kom­ ponenten kommunizieren miteinander und mit anderen Systemkompo­ nenten (wie beispielsweise Erweiterungskarten, Tastatursteuer­ einrichtungen und Plattencontrollern) über einen ISA-Bus 42.
GENCPU enthält eine CPU 12, eine Speichersteuereinrichtung 14, eine Cache-Speichersteuereinrichtung 16, eine ISA-Bus-Steu­ erlogik 18 und Leitungspuffer 20. Die CPU 12 weist eine Mehr­ zahl von allgemeinen Registern (nicht gezeigt), ein Befehlszei­ gerregister (nicht gezeigt) mit einem Befehlszeiger und ein auf den vorangegangenen Befehl zeigendes Register (nicht gezeigt) auf. Der Befehlszeiger steuert das Heranholen der Befehle. Die CPU 12 inkrementiert automatisch den Befehlszeiger und den Zei­ ger auf den vorangegangenen Befehl, um nach der Ausführung ei­ nes Befehls auf den nächsten auszuführenden Befehl bzw. den ge­ rade ausgeführten Befehl zu zeigen.
Die CPU 12 weist außerdem Logik (nicht gezeigt) zum Ausfüh­ ren einer Mehrzahl von Befehlen auf. Die Befehle wirken auf entweder null, einem oder zwei Operanden. Eine Operand befindet sich entweder in dem Befehl, in einem Register oder auf einem Speicherplatz. Die CPU 12 hat zwei Betriebsmoden: einen reellen Modus und einen geschützten Modus. Die primäre Differenz zwi­ schen dem reellen Modus und dem geschützten Modus ist, daß eine logische Adresse in eine lineare Adresse übersetzt wird, sowie die Größe des Adreßraums und eine Seitenwechselfähigkeit.
Außerdem weist die CPU 12 Logik (nicht gezeigt) zum Ausfüh­ ren einer Mehrzahl von Hardware-Interrupts auf. Hardware-Inter­ rupts treten infolge eines externen Ereignisses auf und werden in zwei Arten eingeteilt: maskierbare und nicht maskierbare. Interrupts werden nach der Ausführung des aktuellen Befehls be­ dient. Nachdem die Interrupt-Serviceroutine mit dem Bedienen des Interrupts beendet ist, fährt die Ausführung mit dem unmit­ telbar nach dem unterbrochenen Befehl folgenden Befehl fort. Maskierbare Interrupts werden üblicherweise verwendet, um auf asynchrone externe Hardware-Ereignisse zu antworten. Nicht mas­ kierbare Interrupts werden typischerweise verwendet, um Ereig­ nisse sehr hoher Priorität zu bedienen.
Darüberhinaus weist die CPU eine (nicht gezeigte) Logik zum Konfigurieren des Computersystems während des anfänglichen Sy­ stemstarts und des Rücksetzens auf. Nach dem Konfigurieren des Computersystems lädt die CPU 12 das Betriebssystem (nicht ge­ zeigt) und überträgt die Steuerung auf das Betriebssystem. Das Betriebssystem weist Initialisierungsroutinen zum Initialisie­ ren des Computersystems während des anfänglichen Systemsstarts und des CPU-Rücksetzens auf.
GENIO enthält parallele Ports (PIO) 22, serielle Dual-Ports (SIO) 24a und 24b, eine Echtzeituhr (RTC) 26, duale program­ mierbare Interrupt-Steuereinrichtungen (PIC) 28a und 28b, duale programmierbare Zeitgeber (PIT) 30a und 30b, duale DMA-Steuer­ einrichtungen 32a und 32b und eine Massenspeichersteuereinrich­ tung 54 auf. GENVGA enthält eine VGA-Grafiksteuereinrichtung 36, eine Videospeichersteuereinrichtung 38 und eine Schnitt­ stelle 40 für eine Flachbildschirmeinheit auf.
Zusätzlich befinden sich außerhalb der drei Hauptkomponen­ ten ein Systemspeicher 44, ein Cache-Speicher 46 eine Systemma­ nagementspeicher 48, ein Videospeicher 50, ein Massenspeicher 56 und eine Schnittstelle (PAL/DAC) 52 für einen herkömmlichen VGA-Monitor. Auf den Systemspeicher 44 und den Systemmanage­ mentspeicher 48 wird durch die Speichersteuereinrichtung 14 zu­ gegriffen. Auf dem Cache-Speicher 46 und den Videospeicher wird durch die Cache-Speichersteuereinrichtung 16 bzw. die Video- Speichersteuereinrichtung 38 zugegriffen. Auf den Videospeicher 50 kann außerdem uber den ISA-Bus 42 und die beiden Schnitt­ stellen 40 und 52 zugegriffen werden. Auf den Massenspeicher 56 wird über die DMA-Steuereinrichtungen 32a und 32b und die Mas­ senspeichersteuereinrichtung 54 und den ISA-Bus 42 zugegriffen.
Der Intel386SL-Mikroprozessor-Superset ist ausführlicher in "Intel386SL Microprocessor Superset Programmer′s Reference Ma­ nual" (veröffentlicht durch die Intel Corporation unter der Veröffentlichungsnummer 240 815) und zugeordneten Veröffentli­ chungen beschrieben.
Der zur Sicherung der Systemabbildung reservierte Bereich
Im folgenden wird auf die Fig. 2a und 2b Bezug genommen, in denen zwei Blockdarstellungen das gegenwärtig bevorzugte Ausführungsbeispiel bzw. ein alternatives Ausführungsbeispiel der Architektur des zur Sicherung der Systemabbildung reser­ vierten Bereichs nach der Erfindung gezeigt sind. Das in Fig. 2a dargestellte, gegenwärtig bevorzugte Ausführungsbeispiel ist eine effektivere Ausführungsform der Erfindung, erfordert aber Modifikationen an den vorhandenen BIOS-Unterstützungen. Das in Fig. 2b veranschaulichte alternative Ausführungsbeispiel ge­ stattet eine Ausführung der Erfindung ohne Modifikationen an den vorhandenen BIOS-Unterstützungen.
In Fig. 2a ist eine Massenspeichereinrichtung 56 gezeigt, die eine Speicherkapazität von m Zylindern hat. Von den m Zy­ lindern 58 sind n reserviert zum Sichern einer Systemabbildung, wobei m-n Zylinder 60 zur allgemeinen Verwendung verfügbar bleiben. Die Massenspeichereinrichtung 56 soll eine breite Pa­ lette von nicht flüchtigen permanenten Speichereinrichtungen, wie beispielsweise eine IDE-Festplatte repräsentieren.
Außerdem ist eine BIOS-Parametertabelle 62 gezeigt, die einen Netto-Speicherkapazitäts-Parameter 64 aufweist, der die Nettospeicherkapazität der Massenspeichereinrichtung 56 be­ schreibt, sowie einen Parameter 68 für den reservierten Spei­ cher, der die Kapazität des reservierten Bereichs der Massen­ speichereinrichtung 56 beschreibt. Die Teilung zwischen dem re­ servierten Bereich und dem Bereich zur allgemeinen Verwendung wird durch Initialisieren des Nettospeicherkapazitäts-Parame­ ters 64 auf m-n Zylinder und des Parameters 68 für den reser­ vierten Speicher auf n Zylinder erreicht.
Das Betriebssystem initialisiert die ersten m-n Zylinder 60 der Massenspeichereinrichtung 56 in Übereinstimmung mit dem Netto-Speicherkapazität-Parameter 64 für eine allgemeine Ver­ wendung. Es verbleiben die nächsten n Zylinder als ein für die Sicherung der Systemabbildung reservierter Bereich. Die Soft­ ware zum vom Betriebssystem unabhängigen Sichern der Systemab­ bildung sichert eine Systemabbildung in die auf die ersten m- n Zylinder folgenden nächsten n Zylinder in Übereinstimmung mit den zwei Parametern 64 und 68. Sowohl das Betriebssystem als auch die die Systemabbildung sichernde Software lokalisieren die BIOS-Parametertabelle 62 mit Hilfe des BIOS-Parametertabel­ len-Interrupts 70.
Das Formatieren und das Zugreifen auf eine Massenspeicher­ einrichtung durch ein Betriebssystem sind bekannt und werden nicht weiter beschrieben. Die vom Betriebssystem unabhängige die Systemabbildung sichernde Software wird anhand der Fig. 3 und 4 später genauer beschrieben.
In ähnlicher Weise ist in Fig. 2b die Massenspeicherein­ richtung 56 mit einer Speicherkapazität von m Zylindern ge­ zeigt. Von den m Zylindern 58 sind n zum Sichern einer System­ abbildung reserviert, wobei m-n Zylinder 60 für eine allge­ meine Verwendung verfügbar bleiben. Es sind jedoch außerdem zwei BIOS-Parametertabellen 62′ und 62′′ gezeigt, die jeweils einen Speicherkapazitäts-Parameter 64′ und 64′′ aufweisen, die die verfügbare Speicherkapazität der Massenspeichereinrichtung 56 beschreiben. Das BIOS-Parametertabellen-Interrupt 70 wird so eingerichtet, daß es auf den Anfangsort der zweiten BIOS-Para­ metertabelle 62′′ zeigt. Die Teilung zwischen dem reservierten Bereich und dem Bereich zur allgemeinen Verwendung wird durch Initialisierung des Parameters 64′ des verfügbaren Speichers der ersten BIOS-Parametertabelle auf m Zylinder und des Parame­ ters 64′′ des verfügbaren Speichers der zweiten BIOS-Parameter­ tabelle auf m-n Zylinder erreicht.
Das Betriebssystem initialisiert die ersten m-n Zylinder 60 der Massenspeichereinrichtung 56 zur allgemeinen Verwendung entsprechend dem Parameter 64′, wobei die nächsten n Zylinder als reservierter Bereich für eine Systemabbildungssicherung verbleiben. Die Software zur betriebssystemunabhängigen Siche­ rung der Systemabbildung sichert eine Systemabbildung in die nach den ersten m-n Zylindern folgenden nächsten n Zylinder entsprechend den zwei Parametern 64′ und 64′′. Sowohl das Be­ triebssystem als auch die Software zur Sicherung der Systemab­ bildung lokalisieren die zweite BIOS-Parametertabelle 62′′ mit Hilfe des BIOS-Parametertabellen-Interrupts 70. Die Software zur Sicherung der Systemabbildung lokalisiert die ersten BIOS- Parametertabelle 62′ an einer vorgegebenen Stelle.
Systemmanagement
Im folgenden wird auf Fig. 3 Bezug genommen, in der eine Blockdarstellung den Betriebsablauf des Systemmanagements des batteriegespeisten Mikroprozessor-Computersystems gemäß Fig. 1 veranschaulicht. Das Systemmanagement des batteriegespeisten Mikroprozessor-Computersystem ist wie folgt implementiert:
  • 1. Es ist ein Systemmanagementmodus (SMM) in der CPU vorge­ sehen. Im SMM werden verschiedene Systemmanagementfunktionen ausgeführt. Diese Systemmanagementfunktionen werden in einer Weise ausgeführt, die transparent für das Betriebssystem und die Anwendungsprogramme ist.
  • 2. Es ist ein Systemmanagement-Interrupt (SMI) vorgesehen, um die CPU in den SMM zu versetzen. Das SMI ist ein nicht mas­ kierbares Interrupt, das gegenüber sämtlichen anderen Inter­ rupts, einschließlich anderen nicht maskierbaren Interrupts die höchste Priorität hat.
  • 3. Es ist eine SMI-Serviceroutine in dem Computersystem vorgesehen, um das SMI zu bedienen. Die SMI-Serviceroutine stellt das SMI-Auslöseereignis fest und führt dementspechend Systemmanagementfunktionen aus.
  • 4. Ein Systemmanagementspeicher (SMRAM) ist in dem Com­ putersystem vorgesehen, um die SMI-Serviceroutine zu speichern, und es wird der Zustand des Computersystems zum Zeitpunkt des SMI festgestellt. Der SMRAM wird in den Speicheradreßraum des Computersystems nur unter dem SMM abgebildet.
  • 5. Ein Wiederaufnahmebefehl (RSM) zum Zurückstellen der CPU in den Zustand, der unmittelbar vor dem SMI festgestellt wurde, und zum Wiederaufnehmen der Ausführung des nächsten Befehls ist vorgesehen.
  • 6. Verschiedene Mechanismen zum Auslösen eines SMI-Ereig­ nisses und verschiedene Mechanismen zum Auslösen eines RSM-Er­ eignisses sind in dem Computersystem vorgesehen. Spezielle Bei­ spiele für Mechanismen zum Auslösen eines SMI-Ereignisses sind externe SMI-Pins und lokale und globale Zeitgeber. Spezielle Beispiele für Mechanismen zum Auslösen eines RSM-Ereignisse sind Systemereignisse und I/O-Traps.
Bei Feststellung eines SMI-Ereignisses bildet die CPU den SMRAM in einen vorgegebenen Bereich des Hauptspeicherraums ab (Block 102). Wie oben beschrieben, ist der SMRAM normalerweise nicht als Teil des Hauptspeicherraums abgebildet, wodurch er für das Betriebssystem ebenso wie für die Anwendungen unzu­ greifbar gemacht wird. Zusätzlich sichert die CPU den Systemzu­ stand in den SRAM-Raum (Block 104), schaltet die CPU in den re­ ellen Modus um (Block 106), reinitialisiert sie ihre Programm­ steuerregister (Block 108) und startet sie die Ausführung der SMI-Serviceroutine (Block 110).
Die Wiederherstellung aus dem SMM wird bei Erkennen eines RSM-Ereignisses ausgeführt, wobei das Ereignis die SMI-Service­ routine zum Ausführen des "Wiederaufnahme"-Befehls veranlaßt. Das RSM-Mikroprogramm stellt den in dem SMRAM-Bereich gespei­ cherten Systemstatus wieder her (Block 112). Bei der Wiederher­ stellung des Systemstatus schaltet die CPU den SMRAM-Bereich aus und nimmt seine Abbildung als Teil des Hauptspeicherraums zurück (Block 114) und setzt die Ausführung des unterbrochenen Betriebssystems- oder Anwendungsprogramms fort (Block 116).
Eine weitergehende Beschreibung des Systemmanagements des "Intel386SL-Mikroprozessor Superset" ist der durch die Intel Corporation unter der Nummer 240815 publizierten Veröffentli­ chung "Intel386 SL Microprocessor Superset Programmer′s Refe­ rence Manual" und darauf bezogenen Veröffentlichungen zu ent­ nehmen.
Stillegungsmanagement
Im folgenden wird auf Fig. 4 Bezug genommen, in der eine den Betriebsablauf des Stillegungsmanagements auf dem batte­ riegespeisten Mikroprozessor-Computersystem gemäß Fig. 1 ver­ anschaulichende Blockdarstellung gezeigt ist. Das Systemmanage­ ment des batteriegespeisten Mikroprozessor-Computersystems ist wie folgt implementiert:
  • 1. Ein Stillegungsmodus wird dem Computersystem zur Verfü­ gung gestellt.
  • 2. Verschiedene Stillegungsniveaus einschließlich einer Null-Volt-Stillegung sind unter dem Stillegungsmodus vorgese­ hen. Bei einer Null-Volt-Stillegung wird die Stromversorgung für sämtliche Komponenten mit Ausnahme der Echtzeituhr und der Logik zur Wiederaufnahme der Ausführung abgeschaltet.
  • 3. Verschiedene Stillegungsanforderungs-Verzögerungszeitge­ ber sind vorgesehen, um eine ausreichende Zeit zum Abschluß der laufenden Prozesse zu schaffen, bevor das Computersystem in ei­ nes der Stillegungsniveaus versetzt wird. Die Stillegungsanfor­ derungs-Verzögerungszeitgeber werden bei Feststellen einer Stillegungsanforderung gestartet. Die Stillegungsverzögerungs­ zeitgeber lösen ein SMI bei ihrem Ablaufen aus. Die Stille­ gungsanforderung wird aufgehoben, wenn eine Aufhebung der Stil­ lungsanforderung während des Herunterzählens festgestellt wird.
  • 4. Es ist ein Stillegungsmanager als Teil der SMI-Service­ routine vorgesehen. Der Stillegungsmanager verarbeitet die Stillegungsanforderungen. Insbesondere bei einer Null-Volt- Stillegungsanforderung sichert der Stillegungsmanager die Sy­ stemabbildung auf dem reservierten Bereich der Massenspeicher­ einrichtung und schaltet die Stromversorgung für sämtliche Kom­ ponenten des Computersystems mit Ausnahme der Echtzeituhr und der Logik zur Wiederaufnahme der Ausführung aus.
  • 5. Verschiedene Mechanismen zum Auslösen einer Stillegungs­ anforderung und verschiedene Mechanismen zum Auslösen eines RSM-Ereignisses während des Stillegungsmodus sind dem Computer­ system zur Verfügung gestellt. Spezielle Beispiele für Mecha­ nismen zum Auslösen einer Stillegungsanforderung sind ein Stil­ legungsknopf, ein automatischer Ausschaltzeitgeber und ein De­ tektor zum Erkennen einer entladenen Batterie. Spezielle Bei­ spiele für Mechanismen zum Auslösen eines RSM-Ereignisses wäh­ rend des Stillegungsmodus sind ein Wiederaufnahmeknopf und ein Modem-Ruf-Detektor.
Bei Feststellung einer Null-Volt-Stillegungsanforderung startet die CPU den Stillegungszeitgeber (Block 122). Wenn ein Systemereignis zur Stillegungsaufhebung festgestellt wird (Block 126), bevor der Stillegungszeitgeber abgelaufen ist, hebt die CPU die Stillegungsanforderung auf (Block 128) und fährt mit ihren Verarbeitungen fort (Block 130).
Bei Ablaufen des Stillegungszeitgebers löst der abgelaufene Stillegungszeitgeber ein SMI aus, das eine Null-Volt-Stillegung anfordert (Block 132). Bei Feststellung des SMI führt die CPU eine standardmäßige SMM-Eintrittsverarbeitung aus (Block 134), wie sie oben beschrieben wurde. Dem Stillegungsmanager, welcher als Teil der SMI-Serviceroutine implementiert ist, wird die Steuerung übergeben, sobald die SMI-Serviceroutine die Steue­ rung erlangt, nachdem die standardmäßigen SMM-Eintritts-Verar­ beitungen abgeschlossen sind. Der Stillegungsmanager sichert die Systemabbildung auf dem dafür reservierten Bereich der Mas­ senspeichereinrichtung (Block 136). Wie zuvor beschrieben, lo­ kalisiert der Stillegungsmanager den reservierten Bereich mit Hilfe der BIOS-Parametertabelle(n). Zumindest eine der BIOS-Pa­ rametertabellen wird mit Hilfe des BIOS-Parametertabellen-In­ terrupts lokalisiert. Wenn zwei BIOS-Parametertabellen verwen­ det werden, wird die andere an einer vorgegebenen Stelle loka­ lisiert. Nach dem Sichern der Systemabbildung schaltet der Stillegungsmanager dann die Stromversorgung für sämtliche Kom­ ponenten des Computersystems mit Ausnahme der Echtzeituhr und der Logik zum Wiederaufnehmen der Ausführung aus (Block 138).
Die Wiederherstellung aus dem Stillegungsmodus wird bei Er­ kennen eines RSM-Ereignisses ausgeführt, welches die SMI-Servi­ ceroutine veranlaßt, den "Wiederaufnahme"-Befehl auszuführen. Wird während das Computersystem sich in der Null-Volt-Stille­ gung befindet, ein RSM-Ereignis festgestellt, so setzt die RSM- Logik die CPU zurück (Block 142) und veranlaßt die CPU, das Computersystem zu rekonfigurieren (Block 144). Nach der Rekon­ figuration reinitialisiert das Betriebssystem das Computersy­ stem (Block 146). Wird festgestellt, daß das System zur Wieder­ herstellung aus einer Null-Volt-Stillegung reinitialisiert wurde, löst der Reinitialisierungsprozeß ein anderes SMI aus (Block 148).
Bei Feststellung des SMI führt die CPU wiederum Standard- SMM-Eintrittsverarbeitungen wie oben beschrieben aus (Block 150). Bei Übernahme der Steuerung und Feststellung, daß das SMI durch den Initialisierungsprozeß ausgelöst wurde, stellt die SMI-Serviceroutine den gesicherten Systemzustand in dem SMRAM- Sicherungsbereich mit Hilfe der in dem reservierten Bereich der Massenspeichereinrichtung gesicherten Systemabbildung wieder her (Block 152). Nach Wiederherstellung des gesicherten System­ zustands führt die SMI-Serviceroutine den RSM-Befehl aus. Das RSM-Mikroprogramm führt die Standard-RSM-Verarbeitungen aus und versetzt die CPU in den Zustand zurück, in dem sie sich unmit­ telbar vor dem durch die Null-Volt-Stillegungsanforderung aus­ gelösten SMI befand.
Obwohl das Stillegungsmanagement anhand der Null-Volt-Stil­ legung beschrieben wurde, ist es klar, daß ähnliches für andere Niveaus der Stillegung mit einem Abschalten der Stromversorgung von unterschiedlichen Komponenten des Computersystems gilt. Ob­ wohl die Erfindung die betriebssystemunabhängige Sicherung der Systemabbildung auf eine permanente Speichereinrichtung im Zu­ sammenhang mit einer Null-Volt-Stillegung beschrieb, ist es ebenso klar, daß die Erfindung mit anderen ein SMI auslösenden Ereignissen ausgeführt werden kann.

Claims (15)

1. Verfahren zum Sichern einer Systemabbildung eines Com­ putersystems (10) auf zumindest einer permanenten Speicherein­ heit (56) unabhängig von einem Befehle einer CPU (12) ausfüh­ renden Betriebssystem, wobei die CPU mit zumindest einer Speichereinheit (44, 48) und der zumindest einen permanenten Speichereinheit (56) gekop­ pelt ist und zumindest zwei Programmausführungsmoden, einen re­ ellen Modus und einen geschützten Modus, und zumindest ein In­ terrupt zum Unterbrechen der Programmausführung hat, dadurch gekennzeichnet, daß
  • a) ein besonderer Systemabbildungs-Sicherungsbereich auf der zumindest einen permanenten Speichereinheit (56) zum Si­ chern einer Systemabbildung des Computersystems (10) reserviert wird, wobei der reservierte Systemabbildungs-Sicherungsbereich von dem Betriebssystem weder formatiert noch für allgemeine Speicherzwecke verwendet wird;
  • b) ein Interrupt-Verarbeitungsprogramm in einem besonderen Speicherbereich (48) auf der Speichereinheit (44, 48) gespei­ chert wird, wobei das Interrupt-Verarbeitungsprogramm ausführ­ bare Befehle zum Sichern einer Systemabbildung auf dem reser­ vierten Systemabbildungs-Sicherungsbereich enthält, und wobei der besondere Speicherbereich (48) nicht als Teil des Haupt­ speicherraums abgebildet wird, wodurch der besondere Speicher­ bereich für das Betriebssystem und andere ggf. durch die CPU ausgeführte Programme unzugreifbar wird;
  • c) die Ausführung des Betriebssystems und ggf. vorhandener anderer Programme bei Empfangen eines vorgegebenen Eingangssi­ gnals unterbrochen wird, wobei die Unterbrechung von dem Be­ triebssystem und den ggf. vorhandenen anderen Programmen nicht maskierbar ist und eine höhere Priorität als andere Unterbre­ chungen hat;
  • d) der besondere Speicherbereich (48) in ein vorgegebenes Segment des Hauptspeicherraums hineingeschaltet und abgebildet wird (102);
  • e) die aktuellen Systemzustandsdaten des Computersystems (10) in den besonderen Speicherbereich (48) gespeichert werden;
  • f) die CPU in den reellen Modus der Ausführung umgeschaltet wird (106); und
  • g) die Ausführung des Interrupt-Verarbeitungsprogramms ge­ startet wird (110), das eine Systemabbildung des Computersy­ stems (10) auf dem reservierten Systemabbildungs-Sicherungsbe­ reich sichert, wobei die gesicherte Systemabbildung des Com­ putersystems die gesicherten Systemzustandsdaten des Computer­ systems enthält; wodurch die Systemabbildung des Computersystems (10) auf die permanente Speichereinheit (56) unabhängig von dem Be­ triebssystem gesichert wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß im Schritt a) zumindest ein Speicherkapazitätsparameter (64, 68) zumindest einer Parametertabelle (62) der permanenten Spei­ chereinheit (56) initialisiert wird, so daß das Betriebssystem den Systemabbildungs-Sicherungsbereich von der allgemeinen Speicherverwendung ausschließt; wobei das Betriebssystem die Parametertabelle (62) verwen­ det, um die Kapazität und Anordnung des Speichers zur allgemei­ nen Verwendung zu bestimmen, und wobei das Interrupt-Verarbei­ tungsprogramm die Parametertabelle (62) verwendet, um den re­ servierten Systemabbildungs-Sicherungsbereich zu lokalisieren.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeich­ net,
daß das gespeicherte Interrupt-Verarbeitungsprogramm in dem Schritt b) ferner ausführbare Befehle enthält zum Abschalten der Stromversorgung von sämtlichen Komponenten des Computersy­ stems (10) mit Ausnahme einer Echtzeituhr (26) und Schaltungen zum Wiederaufnehmen der Ausführung bei einer Null-Volt-Stille­ gungsanforderung;
daß eine Null-Volt-Stillegungsanforderung als vorgegebenes Eingangssignal in dem Schritt c) verwendet wird; und
daß mit dem Interrupt-Verarbeitungsprogramm in dem Schritt g) ferner die Stromversorgung für die sämtlichen Komponenten des Computersystems mit Ausnahme der Echtzeituhr und der Schal­ tungen zum Wiederaufnehmen der Ausführung abgeschaltet wird, nachdem die Systemabbildung des Computersystems auf den reser­ vierten Systemabbildungs-Sicherungsbereich gesichert wurde.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die ausführbaren Befehle zum Abschalten der Stromversorgung und die ausführbaren Befehle zum Sichern einer Systemabbildung ein Teil eines Stillegungsanforderungs-Verarbeitungsprogramms sind, wobei das Stillegungsanforderungs-Verarbeitungsprogramm ein Teil des Interrupt-Verarbeitungsprogramms ist.
5. Verfahren nach Anspruch 3 oder 4, dadurch gekennzeich­ net, daß der Schritt c) ausgeführt wird, nachdem eine vorgege­ bene Zeitdauer nach dem Empfangen der Null-Volt-Stillegungsan­ forderung gewartet wurde, ohne daß ein Stillegungsanforderungs- Aufhebungsereignis während der Wartedauer festgestellt wurde.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch ge­ kennzeichnet, daß ferner:
  • h) die gespeicherten Systemzustandsdaten des Computersy­ stems (10) von dem besonderen Speicherbereich (48) zu der CPU zurückgespeichert werden (112), wobei die Rückspeicherung durch das Interrupt-Verarbeitungsprogramm gesteuert wird;
  • i) der besondere Speicherbereich (48) aus dem Hauptspei­ cherraum herausgeschaltet und nicht mehr in diesen abgebildet wird (114); und
  • j) die Ausführung des Betriebssystems und der ggf. vorhan­ denen anderen Programme wiederaufgenommen wird (116).
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß das gespeicherte Interrupt-Verarbeitungsprogramm in dem Schritt b) ferner enthält
ausführbare Befehle zum Ausschalten der Stromversor­ gung für sämtliche Komponenten des Computersystems mit Ausnahme einer Echtzeituhr und Schaltungen zum Wiederauf­ nehmen der Ausführung bei einer Null-Volt-Stillegungsan­ forderung, und
ausführbare Befehle zum Zurückspeichern der gesicher­ ten Systemzustandsdaten aus dem reservierten Systemabbil­ dungs-Sicherungsbereich in den besonderen Speicherbereich (48);
daß als vorgegebenes Eingangssignal in dem Schritt c) eine Null-Volt-Stillegungsanforderung verwendet wird;
daß mit dem Interrupt-Verarbeitungsprogramm in dem Schritt g) ferner die Stromversorgung für die sämtlichen Komponenten des Computersystems mit Ausnahme der Echtzeituhr und der Schal­ tungen zum Wiederaufnehmen der Ausführung abgeschaltet wird (138), nachdem die Systemabbildung des Computersystems in den reservierten Systemabbildungs-Sicherungsbereich gesichert wurde (136); und daß im Schritt h)
h.1) die CPU zurückgesetzt wird (142);
h.2) das Computersystem rekonfiguriert wird (144);
h.3) das Computersystem reinitialisiert wird (146);
h.4) die Reinitialisierung unterbrochen wird (148);
h.5) der besondere Speicherbereich in den vorgegebenen Bereich des Hauptspeicherraums hineingeschaltet und abge­ bildet wird;
h.6) die aktuellen Systemzustandsdaten des Computersy­ stems in dem besonderen Speicherbereich gespeichert wer­ den;
h.7) die CPU in den reellen Modus der Ausführung umge­ schaltet wird; und
h.8) die Ausführung des Interrupt-Verarbeitungspro­ gramms gestartet wird, wobei das Interrupt-Verarbeitungs­ programm das Stillegungsanforderungs-Verarbeitungsprogramm enthält, das die gesicherten Zustandsdaten des Computersy­ stems in den besonderen Speicherbereich mit Hilfe der ge­ sicherten Systemabbildung des Computersystems in dem re­ servierten Systemabbildungs-Sicherungsbereich zurückspei­ chert.
8. Computersystem (10) mit einer CPU (12), die mit zumin­ dest einer Speichereinheit (44, 48) und zumindest einer perma­ nenten Speichereinheit (56) gekoppelt ist und zumindest ein eine Vielzahl von Befehlen der CPU aufweisendes Betriebssystem ausführen kann, wobei die CPU ferner zumindest zwei Program­ mausführungsmoden, einen reellen Modus und einen geschützten Modus, und zumindest ein Interrupt zum Unterbrechen der Pro­ grammausführung aufweist, dadurch gekennzeichnet,
  • a) daß die permanente Speichereinheit (56) einen reservier­ ten Bereich zum Sichern einer Systemabbildung des Computersy­ stems aufweist, wobei der reservierte Systemabbildungs-Siche­ rungsbereich nicht durch das Betriebssystem formatierbar oder für allgemeine Speicherzwecke verwendbar ist;
  • b) daß die Speichereinheit (44, 48) einen besonderen Speicherbereich (48) zum Speichern eines Interrupt-Verarbei­ tungsprogramms und aktueller Systemzustandsdaten des Computer­ systems aufweist, wobei der besondere Speicherbereich (48) nicht als Teil des Hauptspeicherraums abgebildet ist, wodurch der besondere Speicherbereich (48) für das Betriebssystem und andere ggf. durch die CPU ausgeführte Programme unzugreifbar ist;
  • c) daß das Interrupt-Verarbeitungsprogramm zum Bedienen ei­ nes Systemmanagement-Interrupts (SMI) ausführbare Befehle zum Sichern einer Systemabbildung auf den reservierten Systemabbil­ dungs-Sicherungsbereich aufweist, wobei die gesicherte System­ abbildung des Computersystems (10) die gespeicherten Systemzu­ standsdaten des Computersystems enthält;
  • d) daß die Interrupts das SMI enthalten zum Unterbrechen der Ausführung des Betriebssystems und der ggf. vorhandenen an­ deren Programme, zum Hineinschalten und Abbilden des besonderen Speicherbereichs (48) in ein vorgegebenes Segment des Haupt­ speicherraums, zum Speichern der aktuellen Systemzustandsdaten des Computersystems in den besonderen Speicherbereich, zum Um­ schalten der CPU in den reellen Modus der Ausführung und zum Starten der Ausführung des Interrupt-Verarbeitungsprogramms, wobei das SMI von dem Betriebssystem und den ggf. vorhandenen anderen Programmen nicht maskierbar ist und eine höhere Priori­ tät als andere Interrupts hat; und
  • e) daß Interrupt-Erfassungsmittel ein vorgegebenes Ein­ gangssignal feststellen und das SMI bei Feststellung des vorge­ gebenen Eingangssignals auslösen;
wobei die Systemabbildung des Computersystems (10) auf die permanente Speichereinheit (56) in einer von dem Betriebssystem unabhängigen Weise sicherbar ist.
9. Computersystem nach Anspruch 8, dadurch gekennzeichnet,
daß das Computersystem ferner zumindest eine Parameterta­ belle (62) der permanenten Speichereinheit (56) aufweist, die zumindest einen Speicherkapazitätsparameter (64, 68) zum Be­ schreiben der Speicherkapazität der permanenten Speichereinheit (56) enthält, und
daß der Speicherkapazitätsparameter (64, 68) derart initia­ lisierbar ist, daß das Betriebssystem den Systemabbildungs-Si­ cherungsbereich von einer Verwendung als allgemeiner Speicher ausschließt, wobei das Betriebssystem die Parametertabelle (62) verwendet, um die Kapazität und die Anordnung des zur allgemei­ nen Verwendung verfügbaren Speicherbereichs zu bestimmen, und wobei der reservierte Systemabbildungs-Sicherungsbereich von dem Interrupt-Verarbeitungsprogramm unter Verwendung der perma­ nenten Parametertabelle (62) lokalisierbar ist.
10. Computersystem nach Anspruch 8 oder 9, dadurch gekenn­ zeichnet,
daß das Interrupt-Verarbeitungsprogramm ferner ausführbare Befehle zum Abschalten der Stromversorgung für sämtliche Kompo­ nenten des Computersystems (10) mit Ausnahme einer Echtzeituhr (26) und Schaltungen zum Wiederaufnehmen der Ausführung bei ei­ ner Null-Volt-Stillegungsanforderung aufweist; und
daß das vorgegebene Eingangssignal eine Null-Volt-Stille­ gungsanforderung ist.
11. Computersystem nach Anspruch 10, dadurch gekennzeich­ net, daß die ausführbaren Befehle zum Abschalten der Stromver­ sorgung und die ausführbaren Befehle zum Sichern einer System­ abbildung ein Teil eines Stillegungsanforderungs-Verarbeitungs­ programms sind, wobei das Stillegungsanforderungs-Verarbei­ tungsprogramm ein Teil des Interrupt-Verarbeitungsprogramms ist.
12. Computersystem nach Anspruch 10 oder 11, dadurch ge­ kennzeichnet, daß Mittel zum Unterbrechen des Betriebssystems und ggf. vorhandener anderer Programme aktivierbar sind, nach­ dem eine vorgegebene Zeitdauer nach dem Empfangen der Null- Volt-Stillegungsanforderung ohne Feststellung eines gewartet und kein Stillegungsanforderungs-Aufhebungsereignisses gewartet wurde.
13. Computersystem nach einem der Ansprüche 8 bis 12, da­ durch gekennzeichnet,
  • f) daß die Befehle einen Wiederaufnahme-Befehl (RSM) zum Zurückspeichern der gespeicherten Systemzustandsdaten des Com­ putersystems (10) aus dem besonderen Speicherbereich (48) in die CPU (12), zum Hinausschalten und Nicht-Abbilden des beson­ deren Speicherbereichs aus dem Hauptspeicherraum und zum Wie­ deraufnehmen der Ausführung des Betriebssystems und der ggf. vorhandenen anderen Programme enthalten; und
  • g) daß Wiederaufnahme-Erfassungsmittel vorgesehen sind zum Feststellen eines Wiederaufnahme-Ereignisses und zum Veranlas­ sen des Interrupt-Verarbeitungsprogramms zum Ausführen des Wie­ deraufnahme-Befehls bei Feststellung des Wiederaufnahme-Ereig­ nisses, wobei das Interrupt-Verarbeitungsprogramm ferner den Wiederaufnahme-Befehl aufweist.
14. Computersystem nach Anspruch 13, dadurch gekennzeich­ net, daß die CPU (12) ferner ein Mikroprogramm zum Konfigurie­ ren des Computersystems (10) aufweist und daß das Betriebssy­ stem Initialisierungsbefehle zum Initialisieren des Computersy­ stems aufweist, wobei den Initialisierungsbefehlen die Steue­ rung übergeben wird, nachdem das Mikroprogramm das Computersy­ stem konfiguriert hat,
daß das Interrupt-Verarbeitungsprogramm ferner enthält ausführbare Befehle zum Abschalten der Stromversorgung für sämtliche Komponenten des Computersystems (10) mit Ausnahme einer Echtzeituhr (26) und Schaltungen zum Wie­ deraufnehmen der Ausführung bei einer Null-Volt-Stille­ gungsanforderung und
ausführbare Befehle zum Zurückspeichern der gesicher­ ten Systemzustandsdaten von dem reservierten Systemabbil­ dungs-Sicherungsbereich in den besonderen Speicherbereich (48);
daß die Wiederaufnahme-Erfassungsmittel die CPU zurückset­ zen und bewirken, daß das Computersystem bei Feststellung eines Wiederaufnahme-Ereignisses während einer Null-Volt-Stillegung zu rekonfigurieren;
daß die Initialisierungsbefehle während der Reinitialisie­ rung des Computersystems nach einer Null-Volt-Stillegung ein SMI auslösen;
daß das Interrupt-Verarbeitungsprogramm ferner ausführbare Befehle zum Zurückspeichern der gesicherten Systemzustandsdaten des Computersystems (10) in den besonderen Speicherbereich (48) unter Verwendung der gesicherten Systemabbildung des Computer­ systems in dem reservierten Systemabbildungs-Sicherungsbereich aufweist, wenn die Ausführung des Interrupt-Verarbeitungspro­ gramms durch ein SMI gestartet wird, das durch die Initialisie­ rungsbefehle ausgelöst ist; und
daß das Interrupt-Verarbeitungsprogramm den RSM-Befehl un­ bedingt ausführt, nachdem die gesicherten Zustandsdaten des Computersystems in den besonderen Speicherbereich (48) zurück­ gespeichert sind.
DE4309532A 1992-03-25 1993-03-24 Verfahren zum Sichern einer Systemabbildung eines Computersystems auf einer permanenten Speichereinrichtung sowie ein Computersystem Expired - Fee Related DE4309532C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US85832392A 1992-03-25 1992-03-25

Publications (2)

Publication Number Publication Date
DE4309532A1 true DE4309532A1 (de) 1993-09-30
DE4309532C2 DE4309532C2 (de) 1996-10-31

Family

ID=25328038

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4309532A Expired - Fee Related DE4309532C2 (de) 1992-03-25 1993-03-24 Verfahren zum Sichern einer Systemabbildung eines Computersystems auf einer permanenten Speichereinrichtung sowie ein Computersystem

Country Status (4)

Country Link
US (1) US5339437A (de)
JP (1) JP3442100B2 (de)
DE (1) DE4309532C2 (de)
IT (1) IT1272146B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0793175A1 (de) * 1996-02-29 1997-09-03 Kabushiki Kaisha Toshiba Computersystem mit Wiederaufnahmefunktion

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5155809A (en) * 1989-05-17 1992-10-13 International Business Machines Corp. Uncoupling a central processing unit from its associated hardware for interaction with data handling apparatus alien to the operating system controlling said unit and hardware
GB2266606B (en) * 1992-04-27 1996-02-14 Intel Corp A microprocessor with an external command mode
US5437039A (en) * 1992-05-21 1995-07-25 Intel Corporation Servicing transparent system interrupts and reducing interrupt latency
JP2880863B2 (ja) * 1992-10-29 1999-04-12 株式会社東芝 サスペンド制御方法およびシステム
US5485623A (en) * 1993-03-10 1996-01-16 Hitachi, Ltd. Information processor having high speed and safety resume system
JP3106401B2 (ja) * 1993-07-26 2000-11-06 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 情報処理システム
JP2688164B2 (ja) * 1993-07-26 1997-12-08 インターナショナル・ビジネス・マシーンズ・コーポレイション 情報処理システム
WO1995013580A1 (en) * 1993-11-09 1995-05-18 Arcada Software Data backup and restore system for a computer network
US5745770A (en) * 1993-12-27 1998-04-28 Intel Corporation Method and apparatus for servicing simultaneous I/O trap and debug traps in a microprocessor
JP2974577B2 (ja) * 1994-02-28 1999-11-10 株式会社東芝 コンピュータシステム
US6282645B1 (en) * 1994-02-28 2001-08-28 Kabushiki Kaisha Toshiba Computer system for reading/writing system configuration using I/O instruction
US5530891A (en) * 1994-05-31 1996-06-25 Advanced Micro Devices System management interrupt mechanism within a symmetrical multiprocessing system
US5537656A (en) * 1994-06-17 1996-07-16 Intel Corporation Method and apparatus for a microprocessor to enter and exit a reduced power consumption state
EP0715258B1 (de) * 1994-07-22 1998-10-07 Advanced Micro Devices, Inc. Computersystem
US5623673A (en) * 1994-07-25 1997-04-22 Advanced Micro Devices, Inc. System management mode and in-circuit emulation memory mapping and locking method
JP2634147B2 (ja) * 1994-09-16 1997-07-23 インターナショナル・ビジネス・マシーンズ・コーポレイション コンピュータシステム、キャッシュヒットの判定方法
US5604904A (en) * 1994-09-26 1997-02-18 Intel Corporation Method and apparatus for accessing system management functions of a computer system
US5638532A (en) * 1994-12-06 1997-06-10 Digital Equipment Corporation Apparatus and method for accessing SMRAM in a computer based upon a processor employing system management mode
KR0172003B1 (ko) * 1995-03-28 1999-03-30 김광호 컴퓨터 시스템 및 그 제어방법
US6393584B1 (en) 1995-04-26 2002-05-21 International Business Machines Corporation Method and system for efficiently saving the operating state of a data processing system
US5748874A (en) * 1995-06-05 1998-05-05 Mti Technology Corporation Reserved cylinder for SCSI device write back cache
US5724027A (en) * 1995-09-28 1998-03-03 Intel Corporation Method and apparatus for providing system security to personal computer systems using transparent system interrupt
US5734910A (en) * 1995-12-22 1998-03-31 International Business Machines Corporation Integrating multi-modal synchronous interrupt handlers for computer system
US5974552A (en) * 1995-12-29 1999-10-26 Samsung Electronics Co., Ltd. Method and apparatus for executing a scheduled operation after wake up from power off state
US6678712B1 (en) 1996-01-19 2004-01-13 International Business Machines Corporation Method and system for executing a program under one of a plurality of mutually exclusive operating environments
US5949762A (en) * 1996-01-24 1999-09-07 Telebit Corporation Apparatus and method for processing multiple telephone calls
KR100245199B1 (ko) * 1996-05-21 2000-02-15 윤종용 네트워크 사용중의 절전기능을 갖는 컴퓨터의 절전모드전환방법
US5909696A (en) * 1996-06-04 1999-06-01 Intel Corporation Method and apparatus for caching system management mode information with other information
US5729760A (en) * 1996-06-21 1998-03-17 Intel Corporation System for providing first type access to register if processor in first mode and second type access to register if processor not in first mode
US5915119A (en) * 1996-10-01 1999-06-22 Ncr Corporation Proxy terminal for network controlling of power managed user terminals in suspend mode
US6065125A (en) * 1996-10-30 2000-05-16 Texas Instruments Incorporated SMM power management circuits, systems, and methods
US6038632A (en) * 1997-05-07 2000-03-14 Kabushiki Kaisha Toshiba Interrupt control on SMM
US6223284B1 (en) 1998-04-30 2001-04-24 Compaq Computer Corporation Method and apparatus for remote ROM flashing and security management for a computer system
US6243809B1 (en) 1998-04-30 2001-06-05 Compaq Computer Corporation Method of flash programming or reading a ROM of a computer system independently of its operating system
US6073206A (en) 1998-04-30 2000-06-06 Compaq Computer Corporation Method for flashing ESCD and variables into a ROM
GB2337345B (en) * 1998-05-15 2000-11-29 Motorola Israel Ltd Mapping computer related programs in memory
US6145048A (en) * 1998-09-17 2000-11-07 Micron Technology, Inc. Method of processing system management interrupt requests
US6212592B1 (en) 1998-09-17 2001-04-03 Micron Technology, Inc. Computer system for processing system management interrupt requests
US6122732A (en) * 1998-10-23 2000-09-19 Compaq Computer Corporation System management interrupt for a desktop management interface/system management basic input output system interface function
US6615288B1 (en) 1999-12-27 2003-09-02 Dell Products L.P. Generating system management interrupt in response to usb controller signal and processing interrupt routine in upper most level of system memory
US6694401B2 (en) * 2001-12-28 2004-02-17 Intel Corporation Method and apparatus for executing real-mode interrupts from within extended SMRAM handler
JP3813930B2 (ja) * 2002-01-09 2006-08-23 松下電器産業株式会社 プロセッサ及びプログラム実行方法
JP4132849B2 (ja) * 2002-02-06 2008-08-13 富士通株式会社 半導体装置および電子装置
US7165135B1 (en) * 2002-04-18 2007-01-16 Advanced Micro Devices, Inc. Method and apparatus for controlling interrupts in a secure execution mode-capable processor
US7421431B2 (en) * 2002-12-20 2008-09-02 Intel Corporation Providing access to system management information
JP4750350B2 (ja) * 2003-03-13 2011-08-17 パナソニック株式会社 タスク切換装置、方法及びプログラム
US7185229B2 (en) * 2003-12-04 2007-02-27 International Business Machines Corporation Method and system for performing remote maintenance operations on a battery powered computer
US20060143612A1 (en) * 2004-12-28 2006-06-29 International Business Machines Corporation Deskside device-based suspend/resume process
US8661265B1 (en) 2006-06-29 2014-02-25 David Dunn Processor modifications to increase computer system security
US7925815B1 (en) * 2006-06-29 2011-04-12 David Dunn Modifications to increase computer system security
US7953994B2 (en) * 2007-03-26 2011-05-31 Stmicroelectronics Pvt. Ltd. Architecture incorporating configurable controller for reducing on chip power leakage
US8296768B2 (en) * 2007-06-30 2012-10-23 Intel Corporation Method and apparatus to enable runtime processor migration with operating system assistance
US8843742B2 (en) * 2008-08-26 2014-09-23 Hewlett-Packard Company Hypervisor security using SMM
EP2287732A1 (de) * 2009-08-21 2011-02-23 Telefonaktiebolaget L M Ericsson (Publ) Verfahren, Vorrichtung und Computerprogramm zur Speicherretention
JP5432767B2 (ja) * 2010-02-25 2014-03-05 日本光電工業株式会社 リモートメンテナンスシステム及び中継ユニット
US8819225B2 (en) * 2010-11-15 2014-08-26 George Mason Research Foundation, Inc. Hardware-assisted integrity monitor
US10055227B2 (en) 2012-02-07 2018-08-21 Qualcomm Incorporated Using the least significant bits of a called function's address to switch processor modes

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0418448A1 (de) * 1989-09-22 1991-03-27 Computers Iberica S.A. Einrichtung zum Schutz gegen Netzausfall für Rechner durch Abspeichern der Verarbeiteten, im flüchtigen Speicher gehaltenen Informationen
EP0429781A2 (de) * 1989-11-30 1991-06-05 Kabushiki Kaisha Toshiba System und Verfahren zur Wiederaufnahme mit Überprüfung des Operationsmodus der Zentraleinheit

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5175853A (en) * 1990-10-09 1992-12-29 Intel Corporation Transparent system interrupt

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0418448A1 (de) * 1989-09-22 1991-03-27 Computers Iberica S.A. Einrichtung zum Schutz gegen Netzausfall für Rechner durch Abspeichern der Verarbeiteten, im flüchtigen Speicher gehaltenen Informationen
EP0429781A2 (de) * 1989-11-30 1991-06-05 Kabushiki Kaisha Toshiba System und Verfahren zur Wiederaufnahme mit Überprüfung des Operationsmodus der Zentraleinheit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0793175A1 (de) * 1996-02-29 1997-09-03 Kabushiki Kaisha Toshiba Computersystem mit Wiederaufnahmefunktion
US5978922A (en) * 1996-02-29 1999-11-02 Kabushiki Kaisha Toshiba Computer system having resume function

Also Published As

Publication number Publication date
IT1272146B (it) 1997-06-11
DE4309532C2 (de) 1996-10-31
ITMI930578A1 (it) 1994-09-25
JP3442100B2 (ja) 2003-09-02
JPH0695769A (ja) 1994-04-08
ITMI930578A0 (it) 1993-03-25
US5339437A (en) 1994-08-16

Similar Documents

Publication Publication Date Title
DE4309532C2 (de) Verfahren zum Sichern einer Systemabbildung eines Computersystems auf einer permanenten Speichereinrichtung sowie ein Computersystem
DE4228755C2 (de) Unterbrechungseinrichtung für ein Mikroprozessorsystem und zugehöriges Verfahren
DE4228756C2 (de) Unterbrechungseinrichtung für ein Mikroprozessorsystem
DE112007001987B4 (de) Überführen einer Rechenplattform in einen Systemzustand niedriger Leistung
DE69727407T2 (de) Verteilte Ausführung von modusungeeigneten Befehlen in Multiprozessorsysteme
DE69923085T2 (de) Initialisieren und wiederanlaufen von betriebssystemen
DE69631012T2 (de) Leistungssteuerung in einem Informationsverarbeitungssystem
DE69432514T2 (de) Leistungssteuerung in einem Computersystem
DE4337055A1 (de) Abbruch/Wiederaufnahmesteuerverfahren und -anordnung bei einem tragbaren Rechner o. dgl.
DE69635409T2 (de) Ein rechnersystem mit unbewachter auf-anfrage-verfügbarkeit
DE112008003520B4 (de) System und Verfahren für einen schnellen Ruhezustand einer Plattform und die Wiederaufnahme
DE112012005209T5 (de) Brückenfunktion zwischen Virtual Machine Monitor und Bare-Metal-Bootvorgang
DE4026912A1 (de) Computersystem
DE4026911A1 (de) Computersystem
DE112005002360T5 (de) Bereitstellung einer Unterstützung für einen Zeitgeber, der einem Virtual-Machine-Monitor zugeordnet ist
DE112013002254T5 (de) Wiederherstellen aus einer Altbetriebssystemumgebung zu einer UEFI-Preboot-Umgebung
JPH0744469A (ja) ゼロ・ボルト・システム・サスペンドを有するデスクトップ・コンピュータ・システム
DE69634624T2 (de) Vorrichtung zur Ereignisverwaltung
DE112011105700T5 (de) Schneller Ruhezustand- und schnelle Wiederinbetriebnahme für eine Plattform von Computersystem
DE10393969T5 (de) Mechanismus zur Verteilung von Unterbrechungen niedrigster Priorität unter Berücksichtigung des Prozessorleistungszustands
DE4311441C2 (de) Verfahren zum Betreiben eines Mikroprozessors mit einem externen Anschluß
DE102008058209A1 (de) Anordnung und Verfahren um zu verhindern, dass ein Anwenderbetriebssystem in einem VMM System eine Anordnung abschaltet, die von einem Servicebetriebssystem verwendet wird
CN109213301A (zh) 支援省电模式的uefi壳程序方法及其电脑系统
US5649212A (en) Information processing system having a floppy disk drive with disk protection during a resume mode
DE60010847T2 (de) Verfahren zur Fehlerbeseitigung in einem Thread-Programm

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee